特許
J-GLOBAL ID：200903003478926930
半導体集積回路装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
中島 洋治 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-096327
公開番号（公開出願番号）：特開平5-291401
出願日： 1992年04月16日
公開日（公表日）： 1993年11月05日
要約：
【要約】【目的】 スタンダードセル方式の半導体集積回路装置およびそのチャネル型レイアウトにおけるレイアウト方法に関し,論理変更に伴うレイアウト変更時の配線チャネルの確保を容易にして,改版のコストを低減すると共に,TATの短縮を実現する。【構成】 各種の単位論理機能を有するセルが複数個配置されるセル配置領域11,12,13が複数列設けられている。隣接するセル配置領域の間,およびセル配置領域の周囲に配線チャネル14が設けられている。配線チャネル14の全ての領域に電源配線17が挿入されている。配線のレイアウト変更が生じた場合には,信号配線の追加が必要な個所の電源配線17を電源から遮断して,追加の信号配線18として使用する。
請求項（抜粋）：
各種の単位論理機能を有するセルが複数個配置されるセル配置領域が複数列設けられており,隣接するセル配置領域の間,およびセル配置領域の周囲に配線チャネルが設けられており,所定のセルの間を信号配線で接続することにより,所定の論理動作をする集積回路を実現する,スタンダードセル方式の半導体集積回路装置であって,全ての配線チャネルに電源配線が挿入されていることを特徴とする半導体集積回路装置。
IPC (2件)：
FI (2件)：
H01L 21/82 B
, H01L 21/82 L
