特許

J-GLOBAL ID：200903003495692641

2進数に於いて最も端にある「1」ビットの位置検出回路

発明者： ブレンダン ウオルシュ ,  リチャード シンプソン ,  ローラ ダッドブリッジ ,  デビッド コリンズ ,  フィリップ モイセ
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-310286
公開番号（公開出願番号）：特開平5-303485
出願日： 1992年11月19日
公開日（公表日）： 1993年11月16日
要約：

【要約】【目的】 入力2進級の最も上位にある「1」ビット或いは最も下位にある「1」ビットの位置を検出してその位置を示す複数のビットを出力する装置を提供する。【構成】 2入力形ORゲートの2進ツリー(11)或いはそれらと等価な論理(20)に対して前記入力2進級が並列に与えられると、それらの入力信号及び出力信号は制御信号として2入力形マクチプレクサの複数のツリー(MA)(MB)(MC)(M0)に与えられる。前記マクチプレクサの出力から前記入力数の最も上位にある「1」ビット或いは最も下位にある「1」ビットの位置を表す数を示す複数のビット(図2)が現れる。

請求項（抜粋）：

nビットの入力2進数の中の最も端にある「1」ビットを検出し、かつ、その位置を表示する出力をつくり出す装置であって、2入力形ORゲート手段の2進ツリーが含まれ、このツリーはただ1つのORゲートを含む最終ステージがあるものと無いものがあるが、2m ≧nを満足するmステージを有し、更にこのツリーには最大2m-1 個のORゲート手段を備えた第1のステージがあり、入力数の全ビットがその入力に与えられ、更にこのツリーには、前記2進ツリーのステージに対する入力及び前記2進ツリーのステージからの出力に選択的に応答するため、m-2個のマルチプレクサ・ツリーを有するマルチプレクサ回路があるが、前記2進ツリーのステージからの出力は終わりから2番目の(penultimate)ステージからの出力と組合されて、入力数の中の最も端にある「1」ビットの位置を表す2進数を生成することを特徴とする装置。

IPC (2件)：

G06F 7/00 ,  H03M 7/24

引用特許：

出願人引用 (3件)

• 特開昭60-175142
  
• 特開昭62-171027
  
• 特開平3-175528