特許
J-GLOBAL ID:200903003505381941

半導体装置の実装方法

発明者:
出願人/特許権者:
代理人 (1件): 石原 勝
公報種別:公開公報
出願番号(国際出願番号):特願平6-322032
公開番号(公開出願番号):特開平8-181144
出願日: 1994年12月26日
公開日(公表日): 1996年07月12日
要約:
【要約】【目的】 回路基板の各電極の厚みにバラツキがあっても、回路基板に反りや、うねりがあっても、半導体装置の複数の突起電極を、回路基板上の複数の電極に、信頼性良く、一括接続する半導体装置の実装方法の提供。【構成】 半導体装置1の各電極2に突起電極3を設け、これらの突起電極3を、電気回路が形成された回路基板8の各電極9に接続する半導体装置の実装方法において、半導体装置1の電極2上に突起電極3を形成した後、この半導体装置1の前記突起電極3を実装すべき回路基板8の対応する電極9上に位置決めし、加圧して、前記半導体装置1の各突起電極3の先端の形状を変形し、前記各突起電極3の高さを、前記回路基板8の各電極9の高さの実態に整合させる。
請求項(抜粋):
半導体装置の各電極に突起電極を設け、これらの突起電極を、電気回路が形成された回路基板の各電極に接続する半導体装置の実装方法において、半導体装置の電極上に突起電極を形成した後、この半導体装置の前記突起電極を実装すべき回路基板の対応する電極上に位置決めし、加圧して、前記半導体装置の各突起電極の先端の形状を変形し、前記各突起電極の高さを、前記回路基板の各電極の高さの実態に整合させることを特徴とする半導体装置の実装方法。
IPC (3件):
H01L 21/321 ,  H01L 21/60 311 ,  H01L 21/603
FI (2件):
H01L 21/92 602 Q ,  H01L 21/92 604 F
引用特許:
審査官引用 (3件)

前のページに戻る