特許

J-GLOBAL ID：200903003507874678

シリコン製FETの製造方法

発明者： イジック シー.キジルヤリー ,  セーレッシュ マンシン マーチャント ,  プラディップ クマー ロイ
出願人/特許権者： ルーセント テクノロジーズ インコーポレイテッド
代理人 (1件)： 三俣 弘文
公報種別：公開公報
出願番号（国際出願番号）：特願平11-353614
公開番号（公開出願番号）：特開2000-183349
出願日： 1999年12月13日
公開日（公表日）： 2000年06月30日
要約：

【要約】【課題】 五酸化タンタル製のゲート誘電体層を有する、シリコン製MOSトランジスタのゲート電極の製造方法を提供する。【解決手段】 本発明のゲート電極16は、珪化タングステン層18、そして好ましくはタングステン珪素窒化物層17を含有する。このタングステン珪素窒化物層17/珪化タングステン層18が、5酸化タンタル層13中の酸素欠損を阻止する。これらの層は、PVD装置内で、in situ で形成される。

請求項（抜粋）：

(A)シリコン製基板(41)上の選択された領域に、五酸化タンタル製の誘電体層(42)を形成するステップと、(B)前記誘電体層(42)の上に多層ゲート誘電体層(17、18)を堆積するステップとを有し、前記多層ゲート誘電体層(17、18)は、タングステン珪化窒化物層(17)と導電体層(18)からなる合成層を含むことを特徴とするシリコン製FETの製造方法。

IPC (5件)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/283 ,  H01L 21/285 ,  H01L 21/285 301

FI (5件)：

H01L 29/78 301 G ,  H01L 21/28 301 T ,  H01L 21/283 C ,  H01L 21/285 S ,  H01L 21/285 301 T

引用特許：

審査官引用 (3件)

• 特開昭59-108358
  
• 半導体集積回路用受動素子の製造方法
  公報種別：公開公報   出願番号：特願平5-064922   出願人：松下電器産業株式会社
• 特開平2-036559