特許

J-GLOBAL ID：200903003510588120

プロセッサシステム

発明者： シャオニン ニー
出願人/特許権者： インフィネオン テクノロジース アクチエンゲゼルシャフト
代理人 (1件)： 矢野 敏雄 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-305390
公開番号（公開出願番号）：特開2001-166918
出願日： 2000年10月04日
公開日（公表日）： 2001年06月22日
要約：

【要約】【課題】 通信プロトコルを処理するのに適し、かつここで発生する処理ステップ、とりわけデータシフト演算を比較的小さなコストで、すなわちできるだけ少数の実行サイクルと最小の能力消費によって実行できるプロセッサシステムを提供することである。【解決手段】 データシフト命令とは、プロセッサユニットに当該データシフト命令によって、データブロックの形態でシフトすべきデータユニットの数を設定するものであると定義され、プロセッサユニットは、これがデータシフト命令に依存して、データシフト命令により設定された数に相応する数のデータユニットをデータメモリと中間メモリユニットとの間でシフトするように構成する。

請求項（抜粋）：

プログラムメモリ(13)にファイルされた命令を実行するためのプロセッサユニット(1)と、データメモリとを有するプロセッサシステムであって、前記プロセッサユニット(12)により、相応のデータシフト命令がプログラムメモリ(13)に存在するとき、データがデータメモリ(14)と中間メモリユニット(5,16)との間でシフトされる形式のプロセッサシステムにおいて、データシフト命令とは、プロセッサユニット(1)に当該データシフト命令によって、データブロック(15)の形態でシフトすべきデータユニットの数を設定するものであると定義され、プロセッサユニット(1)は、これがデータシフト命令に依存して、データシフト命令により設定された数に相応する数のデータユニットをデータメモリ(14)と中間メモリユニット(5,16)との間でシフトするように構成されている、ことを特徴とするプロセッサシステム。

IPC (3件)：

G06F 7/00 ,  G06F 9/315 ,  G06F 12/04 540

FI (3件)：

G06F 12/04 540 B ,  G06F 7/00 B ,  G06F 9/30 340 D