特許
J-GLOBAL ID：200903003529500771
データ転送制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
古谷 史旺 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-109720
公開番号（公開出願番号）：特開平5-303544
出願日： 1992年04月28日
公開日（公表日）： 1993年11月16日
要約：
【要約】【目的】 仮想記憶を適用したコンピュータシステムにおけるアプリケーションプロセス間のデータ転送制御装置に関し、転送処理に要する時間を短縮する。【構成】 複数の処理手段101とこれらの処理手段101からアクセス可能な共用メモリ102とを備え、仮想記憶方式を適用したコンピュータシステムのデータ転送制御装置において、共用メモリ102の一部の記憶領域を共通バッファ領域111として確保し、複数の処理手段101それぞれに共通バッファ領域111を同一の論理アドレスから始まる記憶領域として取り付ける取り付け手段112と、各処理手段101からの通信バッファ獲得要求に応じて、共通バッファ領域111の一部の記憶領域を通信バッファとして割り当てる割当て手段113と、各処理手段101からのデータ転送指示に応じて、該当する通信バッファの論理アドレスを転送先の処理手段101に伝送する伝送手段114とを備える。
請求項（抜粋）：
複数の処理手段(101)とこれらの処理手段(101)からアクセス可能な共用メモリ(102)とを備え、仮想記憶方式を適用したコンピュータシステムのデータ転送制御装置において、前記共用メモリ(102)の一部の記憶領域を共通バッファ領域(111)として確保し、前記複数の処理手段(101)それぞれに前記共通バッファ領域(111)を同一の論理アドレスから始まる記憶領域として取り付ける取り付け手段(112)と、前記複数の処理手段(101)それぞれからの通信バッファ獲得要求に応じて、前記共通バッファ領域(111)の少なくとも一部の記憶領域を通信バッファとして割り当てる割当て手段(113)と、前記複数の処理手段(101)それぞれからのデータ転送指示に応じて、該当する通信バッファを示す論理アドレスを転送先となる処理手段(101)に伝送する伝送手段(114)とを備えたことを特徴とするデータ転送制御装置。
IPC (2件)：
G06F 13/38 340
, G06F 12/08
