特許
J-GLOBAL ID：200903003546944586
半導体集積回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-312420
公開番号（公開出願番号）：特開平6-164369
出願日： 1992年11月20日
公開日（公表日）： 1994年06月10日
要約：
【要約】【目的】 回路の使用状態を検出する検出回路を簡単な構成にすることにより、検出回路の消費電力を低減し、さらにレイアウト面積を小さくする。【構成】 検出回路部40を、外部入力エミッタフォロワ用トランジスタQ1のエミッタに接続された検出用トランジスタで構成する。トランジスタQ1のベースは外部入力端子INに、検出用トランジスタの出力端は制御回路部20に接続されている。回路の使用状態は、外部入力端子INへの入力信号源の接続の有無により定まり、検出用トランジスタは、トランジスタQ1のベース電流の有無に伴うエミッタ電流の変化を受け、これに伴う検出用トランジスタの動作状態の変化によって、外部入力端子INへの入力信号源の接続の有無を検出し、検出出力を出力端より制御回路部20に出力する。
請求項（抜粋）：
共通なエミッタが電流源用トランジスタ(Q3)に接続されたトランジスタ対(Q4、Q5)及び、エミッタが前記トランジスタ対(Q4、Q5)の一方のトランジスタのベースに接続され、2個の異なる電圧レベルを有する論理信号が回路活性時に入力信号としてベースに入力されて、前記入力信号の入力の有無にともなってエミッタ電流が制御されるエミッタフォロワ用トランジスタ(Q1)を備える論理回路部(10)と、バイアス電圧(Vcs)を前記電流源用トランジスタ(Q3)のベースに印加するバイアス回路部(30)と、前記エミッタフォロワ用トランジスタ(Q1)のエミッタに接続され、エミッタフォロワ用トランジスタ(Q1)のエミッタ電流の変化によって、エミッタフォロワ用トランジスタ(Q1)に入力される入力信号源の接続の有無を検出する検出回路部(40)と、前記検出回路部(40)の検出出力を受けて前記バイアス電圧(Vcs)を決定し、前記電流源用トランジスタ(Q3)の駆動状態を制御する制御回路部(20)とを有することを特徴とする半導体集積回路。
IPC (3件)：
H03K 19/086
, H03K 19/00
, H03K 19/018
