特許
J-GLOBAL ID：200903003555904740
クロック抽出回路とクロック抽出方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平4-229133
公開番号（公開出願番号）：特開平6-061993
出願日： 1992年08月05日
公開日（公表日）： 1994年03月04日
要約：
【要約】【目的】 バイオレーションの影響を受けず,高速の論理回路を用いる必要のないクロック抽出回路を提供する。【構成】 クロック抽出回路は,エッジ検出回路50,および,複数の位相比較回路61〜6n:511〜51nとこれら位相比較回路の後段に設けられた複数のループフィルタ521〜52nとこれらループフィルタの出力のうち最小の位相差の信号を選択するセレクタ8とこのセレクタの選択出力電圧に応答して発振するVCO53とこのVCOの出力を所定の分周率で分周する分周回路5とで構成される位相同期回路を有し,エッジ検出回路はバイフェーズ符号化信号の立ち上がり立ち下がりをパルス列として出力し,複数の位相比較回路はそれぞれパルス列と分周回路の出力との一致する期間を検出しこの検出信号と分周回路の出力をそれぞれ所定時間遅延した信号との位相を比較し,この位相差の最小なものの電圧に応じてVCOが発振してクロックを出力する。
請求項（抜粋）：
電圧制御形発振器(VCO)から出力される周波数fのクロックを1/Nに分周して、パルス幅がT(=1/f)で位相が180/N度ずつずれた周波数f/NのN個の繰り返しパルスを出力する分周・移相器と、前記の分周・移相器から出力される周波数f/NのN個の繰り返しパルスのそれぞれをT/2だけ遅らせて出力するN個の遅延線路と、入力パルス列と前記のN個の繰り返しパルスから、N個のジッタを含んだ周波数f/Nの繰り返しパルスを取り出すパルス抽出器と、前記のN個のジッタを含んだ繰り返しパルスと分周・移相器から出力されるN個の繰り返しパルスとの位相差を電圧レベルに変換して出力するN個の位相比較器と、位相比較器の出力から高調波成分を除去してセレクタに出力するループフィルタと、N個の電圧レベルから最も0に近いものを選択して出力するセレクタと、入力電圧レベルによって発振周波数を制御するVCOと、入力信号の立ち上がりおよび立ち下がりエッジを検出してパルス列に変換するエッジ検出器とを有することを特徴とするクロック抽出回路。
IPC (2件)：
前のページに戻る
