特許

J-GLOBAL ID：200903003558837661

半導体装置の製造方法

発明者： 辻 潤一
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平10-351605
公開番号（公開出願番号）：特開2000-181082
出願日： 1998年12月10日
公開日（公表日）： 2000年06月30日
要約：

【要約】【課題】 フォトリソグラフィ技術によりきわめて微細な加工を、制御性良く、かつ加工寸法を均一に、安定に実現でき、よって信頼性の高い製品を、しかも生産性良く得られる、半導体装置の製造方法を提供する。【解決手段】 フォトレジストをパターニングし、これを用いて被加工材2を加工する工程を有する半導体装置の製造方法において、?@レジストについてこれをパターニングしたのち、該レジスト又はレジストにより形成されたマスク材料を等方性エッチング6を用いて処理することにより、先のパターニングよりも微細なパターニングを行う工程を具備する。?Aレジストについて露光波長の解像力の解像限界より余裕をもったパターン露光を行い、その後該レジスト又はレジストにより形成されたマスク材料を等方性エッチングを用いて処理することにより、前記露光波長の解像力の解像限界よりも微細なパターニングを行う。

請求項（抜粋）：

パターン露光されたフォトレジストを該パターン状にパターニングし、これを用いて被加工材を加工する工程を有する半導体装置の製造方法において、フォトレジストについてこれを前記パターン状にパターニングしたのち、等方性エッチングを用いて処理することにより、前記パターニングよりも微細なパターニングを行う工程を具備することを特徴とする半導体装置の製造方法。

IPC (2件)：

G03F 7/40 521 ,  H01L 21/3065

FI (2件)：

G03F 7/40 521 ,  H01L 21/302 J

Fターム (15件)：

2H096AA25 ,  2H096EA02 ,  2H096EA30 ,  2H096HA05 ,  5F004DA04 ,  5F004DA26 ,  5F004DB09 ,  5F004DB12 ,  5F004DB17 ,  5F004DB26 ,  5F004EA01 ,  5F004EA06 ,  5F004EA10 ,  5F004EA29 ,  5F004EB02