特許

J-GLOBAL ID：200903003563294145

半導体集積回路装置

発明者： 後藤 哲治 ,  仲矢 修治
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-285318
公開番号（公開出願番号）：特開平11-118881
出願日： 1997年10月17日
公開日（公表日）： 1999年04月30日
要約：

【要約】【課題】 ウェハレベルで半導体集積回路装置の検査を行なう際に、検査時の出力データの良否の判定を効率よく行なえるようにする。【解決手段】 入出力回路20は、入力制御信号/TESTと入出力制御信号/IOCとを受け、出力データを入出力端子DQ1に出力すると共に圧縮データ出力回路30に出力する第1〜第16の入出力回路部21A〜21Uを有している。圧縮データ出力回路30は、各入出力回路部21A〜21Uの16ビット分の出力を受け、1ビットに圧縮するAND回路31と、AND回路31が出力する出力データを比較結果出力信号TDQとして出力するトライステートバッファ回路33とを有している。

請求項（抜粋）：

複数の第1のデータが読み出される際に、入出力制御信号及び検査モード信号に基づいて、前記複数の第1のデータに期待される期待値と同一の値を持つ複数の第2のデータが入力される入出力制御回路部と、前記複数の第1のデータと該第1のデータとそれぞれ対応する前記第2のデータとの値を比較し、比較した結果を出力する出力データ判定部と、前記出力データ判定部から出力される複数の出力データを圧縮して出力する圧縮データ出力回路部とを備えていることを特徴とする半導体集積回路装置。

IPC (4件)：

G01R 31/28 ,  H01L 21/66 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

G01R 31/28 V ,  H01L 21/66 H ,  H01L 27/04 T