特許

J-GLOBAL ID：200903003564063457

信号レベル変換回路

発明者： 今野 智彦
出願人/特許権者： 株式会社東芝
代理人 (1件)： 堀口 浩
公報種別：公開公報
出願番号（国際出願番号）：特願2008-019302
公開番号（公開出願番号）：特開2009-182609
出願日： 2008年01月30日
公開日（公表日）： 2009年08月13日
要約：

【課題】双方向タイプの信号レベル変換回路の信号方向を切り替える制御信号を不用とする。【解決手段】双方向タイプの信号レベル変換回路70にはVCCA系回路部1、VCCB系回路部2、レベシフタ回路LS1、及びレベルシフタ回路LS2が設けられる。VCCA系回路部1には入出力端子PadA、インバータINV1、インバータINV4、ラッチ回路LATCH1、出力バッファ回路SBUFF2、遅延回路DIN3、遅延回路DIN4、2入力NAND回路NAND2、及び2入力NOR回路NOR2が設けられる。VCCB系回路部2には入出力端子PadB、インバータINV2、インバータINV3、ラッチ回路LATCH2、出力バッファ回路SBUFF1、遅延回路DIN1、遅延回路DIN2、2入力NAND回路NAND1、及び2入力NOR回路NOR1が設けられる。信号レベル変換回路70では方向切り替え制御信号を必要としない。【選択図】図1

請求項（抜粋）：

第1の入出力端子と、第1及び第2の絶縁ゲート型電界効果トランジスタを備え、第1の出力信号を出力する第1の出力バッファ回路と、前記第1の入出力端子と前記第1の出力バッファ回路の間に設けられた第1のラッチ回路と、第1及び第2の遅延手段とを有し、第1の高電位側電源が供給される第1のレベルシフト回路部と、 前記第1のレベルシフト回路部から出力される信号が入力され、この信号をレベルシフトした第1の信号を出力する第1のレベルシフタ回路と、 第2の入出力端子と、第3及び第4の絶縁ゲート型電界効果トランジスタを備え、第2の出力信号を出力する第2の出力バッファ回路と、前記第2の入出力端子と前記第2の出力バッファ回路の間に設けられた第2のラッチ回路と、第3及び第4の遅延手段とを有し、前記第1の高電位側電源よりも電圧の高い第2の高電位側電源が供給される第2のレベルシフト回路部と、 前記第2のレベルシフト回路部から出力される信号が入力され、この信号をレベルシフトした第2の信号を前記第1のレベルシフタ回路に出力する第2のレベルシフタ回路と、 を具備し、 前記第2の入出力端子に信号が入力された場合、前記第2の信号が立ち上がる時に、前記第1の遅延手段の第1の遅延時間の間前記第1の高電位側電源側に設けられる前記第1の絶縁ゲート型電界効果トランジスタがオンし、前記第1のラッチ回路でハイレベルにラッチされた第1の出力信号が前記第1の入出力端子から出力され、前記第2の信号が立ち下がる時に、前記第2の遅延手段の第2の遅延時間の間前記低電位側電源側に設けられる前記第2の絶縁ゲート型電界効果トランジスタがオンし、前記第1のラッチ回路でローレベルにラッチされた第1の出力信号が前記第1の入出力端子から出力され、 前記第1の入出力端子に信号が入力された場合、前記第1の信号が立ち上がる時に、前記第3の遅延手段の第3の遅延時間の間前記第2の高電位側電源側に設けられる前記第3の絶縁ゲート型電界効果トランジスタがオンし、前記第2のラッチ回路でハイレベルにラッチされた第2の出力信号が前記第2の入出力端子から出力され、前記第1の信号が立ち下がる時に、前記第4の遅延手段の第4の遅延時間の間低電位側電源側に設けられる前記第4の絶縁ゲート型電界効果トランジスタがオンし、前記第2のラッチ回路でローレベルにラッチされた第2の出力信号が前記第2の入出力端子から出力されることを特徴とする信号レベル変換回路。

IPC (2件)：

H03K 19/018 ,  H03K 19/017

FI (2件)：

H03K19/00 101D ,  H03K19/00 101S

Fターム (11件)：

5J056AA01 ,  5J056AA04 ,  5J056AA11 ,  5J056BB51 ,  5J056CC05 ,  5J056CC21 ,  5J056DD13 ,  5J056DD29 ,  5J056EE07 ,  5J056FF08 ,  5J056KK01

引用特許：

出願人引用 (1件)

• 信号レベル変換回路
  公報種別：公開公報   出願番号：特願2003-416121   出願人：株式会社東芝