特許
J-GLOBAL ID：200903003567801130

不揮発性半導体記憶装置およびその製造方法、レチクル

発明者：
竹内 祐司

竹内 祐司 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-261430
公開番号（公開出願番号）：特開2002-076148
出願日： 2000年08月30日
公開日（公表日）： 2002年03月15日
要約：
【要約】【課題】 メモリセルアレイ端部での寸法バラツキに起因する不良を抑制し、高歩留りおよび高信頼性を実現できる不揮発性半導体記憶装置を提供する。【解決手段】 複数の素子分離領域16と、素子分離領域16に囲まれた複数の素子領域12と、複数の浮遊ゲート電極18と、制御ゲート電極22と、から構成されたメモリセルアレイを少なくとも具備する不揮発性半導体記憶装置である。メモリセルアレイの端部での素子分離領域幅が内部よりも大きく(T1>T2)、かつ、メモリセルアレイの端部での浮遊ゲート電極間隔が内部より大きくなっている(S1>S2)。
請求項１：
半導体基板の主面に配置された複数の素子分離領域と、前記半導体基板の主面に配置され、前記素子分離領域に囲まれた複数の素子領域と、前記素子領域の上部に配置された複数の浮遊ゲート電極および制御ゲート電極とを有するメモリセルアレイ構造を少なくとも具備し、前記メモリセルアレイの端部での素子分離領域幅が前記メモリセルアレイの内部での素子分離領域幅よりも大きく、かつ、前記メモリセルアレイの端部での浮遊ゲート電極間隔が前記メモリセルアレイの内部での浮遊ゲート電極間隔よりも大きい、ことを特徴とする不揮発性半導体記憶装置。
IPC (6件)：
H01L 21/8247 ,  H01L 27/115 ,  G03F 1/08 ,  H01L 21/027 ,  H01L 29/788 ,  H01L 29/792
FI (4件)：
G03F 1/08 D ,  H01L 27/10 434 ,  H01L 21/30 502 P ,  H01L 29/78 371
Fターム (22件)：
2H095BB02 ,  5F001AA25 ,  5F001AA31 ,  5F001AA43 ,  5F001AB02 ,  5F001AB04 ,  5F001AC02 ,  5F083EP03 ,  5F083EP27 ,  5F083EP55 ,  5F083EP76 ,  5F083EP77 ,  5F083EP78 ,  5F083EP79 ,  5F083ER03 ,  5F083ER14 ,  5F083JA04 ,  5F083JA33 ,  5F083JA35 ,  5F083JA39 ,  5F083NA01 ,  5F083PR40
引用特許：
出願人引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM