特許
J-GLOBAL ID：200903003588866763
半導体集積回路のセル配置方法
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-112818
公開番号（公開出願番号）：特開平8-305745
出願日： 1995年05月11日
公開日（公表日）： 1996年11月22日
要約：
【要約】【目的】半導体集積回路のレイアウト設計で、セルを用いて設計する際に、端子間の配線長が最小になるようなセルの配置を決定する。【構成】配置を行う領域を複数の領域に分割し、各セルの各分割領域への割当てを、線形計画問題として定式化する。その際の目的関数は、配線長の最小化である。定式化した線形計画問題を、整数計画法を用いて求解することにより、セルの分割領域への割当てを決定する。
請求項（抜粋）：
セルを単位とした半導体集積回路のレイアウト設計方法において、レイアウトを行う領域を複数の部分に分割し、各分割領域へのセルの割当てを決定する際に、前記各セルに属する端子間の配線長が最小になる事を目的関数として、セルの割当て問題を線形計画問題として定式化し、整数計画法を用いて最適なセルの割当てを決定する事を特徴とする半導体集積回路のセル配置方法。
IPC (2件)：
FI (2件)：
G06F 15/60 658 A
, G06F 15/32
