特許

J-GLOBAL ID：200903003603899436

半導体装置の製造方法

発明者： 小山 昌司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-275079
公開番号（公開出願番号）：特開2003-086673
出願日： 2001年09月11日
公開日（公表日）： 2003年03月20日
要約：

【要約】【課題】 不純物拡散層上に設けたシリサイド層が異常酸化することなく、また成膜装置を汚染することなく、微細なコンタクトを形成する。【解決手段】 ゲート電極と不純物拡散層と前記不純物拡散層上に設けられたシリサイド層とを有する半導体基板上に層間絶縁膜を形成する工程と、前記不純物拡散層上部の前記層間絶縁膜に、前記シリサイド層が露出しないように開口を形成する工程と、前記開口の内側面を含む領域に、CVDにより700°C以上で側壁用絶縁膜を形成する工程と、エッチバックを行って前記開口の内側面上に前記側壁用絶縁膜からなるサイドウォールを形成するとともに、前記開口下の前記層間絶縁膜を除去して前記シリサイド層を露出するコンタクトホールを形成する工程と、前記コンタクトホールに導電性材料を埋め込む工程とを実施する。

請求項（抜粋）：

ゲート電極と不純物拡散層と前記不純物拡散層上に設けられたシリサイド層とを有する半導体基板上に層間絶縁膜を形成する工程と、前記不純物拡散層上部の前記層間絶縁膜に、前記シリサイド層が露出しないように開口を形成する工程と、前記開口の内側面を含む領域に、CVDにより700°C以上で側壁用絶縁膜を形成する工程と、エッチバックを行って前記開口の内側面上に前記側壁用絶縁膜からなるサイドウォールを形成するとともに、前記開口下の前記層間絶縁膜を除去して前記シリサイド層を露出するコンタクトホールを形成する工程と、前記コンタクトホールに導電性材料を埋め込む工程とを有する半導体装置の製造方法。

IPC (2件)：

H01L 21/768 ,  H01L 21/28

FI (2件)：

H01L 21/28 L ,  H01L 21/90 C

Fターム (48件)：

4M104BB01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD04 ,  4M104DD08 ,  4M104DD19 ,  4M104DD26 ,  4M104DD34 ,  4M104DD37 ,  4M104EE09 ,  4M104FF14 ,  4M104FF28 ,  4M104GG09 ,  4M104HH13 ,  4M104HH14 ,  4M104HH16 ,  4M104HH20 ,  5F033HH04 ,  5F033HH26 ,  5F033HH27 ,  5F033KK01 ,  5F033KK26 ,  5F033KK27 ,  5F033MM07 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ58 ,  5F033QQ65 ,  5F033QQ70 ,  5F033QQ73 ,  5F033RR04 ,  5F033RR05 ,  5F033RR09 ,  5F033RR15 ,  5F033SS13 ,  5F033TT07 ,  5F033TT08 ,  5F033WW03 ,  5F033XX02 ,  5F033XX03 ,  5F033XX20 ,  5F033XX31 ,  5F033XX34