特許
J-GLOBAL ID：200903003638510825
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-292523
公開番号（公開出願番号）：特開2000-228503
出願日： 1999年10月14日
公開日（公表日）： 2000年08月15日
要約：
【要約】【課題】 同一マスクを再使用して、重ね合わせマージンを確保するための高解像度の工程を不要とする簡略化フローを用いることにより、高価な高精度ステッパー、ハーフトーンマスク等を用いず、工程数の少ない半導体装置の製造方法を提供する。【解決手段】 ホール径の最小寸法が0.30μm程度ですむため最小寸法に余裕があり、ホール径縮小プロセスも不要である。ホール径に0.05μm程度のズレが生じていても基板Siとのコンタクト等を採ることができるため、重ね合わせマージン確保のために必要であった高価な高精度ステッパーは不要である。SN直コンの抵抗値を上げてしまうダメージ層の除去を厚膜ポリシリコン膜のエッチングと一括して行うために、従来ダメージ層を除去するために用いていたCDE工程が不要となる。
請求項（抜粋）：
枠付け部を有する複数のトランスファーゲートをシリコン基板上に形成する工程と、前記複数のトランスファーゲート間にホールを有する形状で、層間絶縁用の酸化膜を前記複数のトランスファーゲートおよび前記ホール上に亘って形成する工程と、前記枠付け部を含む範囲まで前記シリコン基板とコンタクト可能なエッチングパターンを、ストレージノード・マスクを用いてポジ型フォトレジストにより前記酸化膜上に形成する第1エッチングパターン形成工程と、エッチング時間を前記ホールの底の前記酸化膜の厚さ分に設定して、前記酸化膜を前記エッチングパターンに沿ってドライエッチングする第1ドライエッチング工程と、前記酸化膜上に厚膜ポリシリコン膜を形成する工程と、前記エッチングパターンを、前記ストレージノード・マスクを再度用いてポジ型フォトレジストにより前記厚膜ポリシリコン膜上に形成する第2エッチングパターン形成工程と、エッチング時間を、前記厚膜ポリシリコン膜と前記第1ドライエッチング工程の結果形成された前記シリコン基板上のダメージ層とを合わせた厚さ分に設定して、前記厚膜ポリシリコン膜と前記ダメージ層とを前記エッチングパターンに沿って一括してドライエッチングする第2ドライエッチング工程と、前記ストレージノード・マスクを用いたエッチングパターンを、ネガ型フォトレジストにより前記厚膜ポリシリコン膜上に形成する第3エッチングパターン形成工程と、前記第3エッチングパターン形成工程により形成されたエッチングパターンに沿って、前記厚膜ポリシリコン膜をポリシリコン異方性エッチングによりドライエッチングすることによりストレージノードを形成する第3ドライエッチング工程とを備えたことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 27/108
, H01L 21/8242
