特許

J-GLOBAL ID：200903003659460275

半導体装置の製造方法及び半導体装置

発明者： 松田 達晴 ,  水越 正孝 ,  南沢 正栄 ,  元岡 俊介
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-010060
公開番号（公開出願番号）：特開平7-221105
出願日： 1994年01月31日
公開日（公表日）： 1995年08月18日
要約：

【要約】【目的】本発明は半導体チップの接続端子として電極ピン(マイクロピン)または突起電極を用いた半導体装置の製造方法及び半導体装置に関し、突起電極と半導体チップ及び突起電極と実装基板の接合を確実に行うことを目的とする。【構成】半導体チップ3に形成された電極4に電極ピン10を立設形成する工程を有する半導体装置の製造方法において、上記電極ピン10を電極4の配設位置に対応するよう整列させて固定部材を構成する基板2及び接着材7で固定して複合体9を形成する複合体形成工程と、上記複合体9を半導体チップ3に配設することにより電極4と電極ピン10を接合させる電極ピン接合工程と、上記電極ピン接合工程の後に複合体9を構成する固定部材2,7を除去する固定部材除去工程とを有する。

請求項（抜粋）：

半導体チップ(3,34)に形成された電極(4,36)に電極ピン(10,33)を立設形成する工程を有する半導体装置の製造方法において、該電極ピン(10,33)を該電極(4,36)の配設位置に対応するよう整列させて固定部材(2,7,29)内に固定し、複合体(9,32)を形成する複合体形成工程と、該複合体(9,32)を該半導体チップ(3,34)に配設することにより該電極(4,36)と該電極ピン(10,33)を接合させる電極ピン接合工程と、該電極ピン接合工程の後、該複合体(9,32)を構成する固定部材(2,7,29)を除去する固定部材除去工程とを具備することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/321 ,  H01L 21/60 311

FI (3件)：

H01L 21/92 B ,  H01L 21/92 C ,  H01L 21/92 F