特許
J-GLOBAL ID：200903003660698650
薄膜トランジスタ及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願平4-168700
公開番号（公開出願番号）：特開平6-013405
出願日： 1992年06月26日
公開日（公表日）： 1994年01月21日
要約：
【要約】【目的】本発明は、ソース、ドレイン電極とゲート電極との間の寄生容量及びリーク電流を減少させ、高速性と共に周辺回路に負担をかけないTFT及びその製造方法を提供することを目的とする。【構成】基板10上にソース電極12a及びドレイン電極12bが形成され、その一部はコンタクト層14a、14bによって覆われている。コンタクト層14a、14bによって覆われていないソース、ドレイン電極12a、12b上には絶縁体層16a、16bが形成されている。コンタクト層14a、14b間の基板10上並びにコンタクト層14a、14b及び絶縁体層16a、16b上に活性層18が形成され、この活性層18上にはゲート絶縁膜20を介してゲート電極22が形成されている。こうしてソース、ドレイン電極12a、12bとゲート電極22とが重なり合う間に絶縁体層16a、16bが挟み込まれている。
請求項１：
基板上に相対して形成されたソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極上に形成されたコンタクト層と、前記ソース電極及び前記ドレイン電極間に形成され、前記コンタクト層を介して前記ソース電極及び前記ドレイン電極とオーミック接触する活性層と、前記活性層上にゲート絶縁膜を介して形成されたゲート電極とを有する薄膜トランジスタにおいて、前記ソース電極及び前記ドレイン電極と前記ゲート電極とが重なり合う領域の一部の領域に形成され、前記ソース電極及び前記ドレイン電極と前記活性層との間に介在する絶縁体層を有することを特徴とする薄膜トランジスタ。
IPC (2件)：
H01L 21/336
, H01L 29/784
