半導体素子搭載用基板

発明者： ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2000-115681
公開番号（公開出願番号）：特開2001-298122
出願日： 2000年04月17日
公開日（公表日）： 2001年10月26日
要約：

【要約】【課題】セラミック多層配線基板上に精密に電気的容量値を設定して大容量のキャパシタを高い信頼性で形成し、電源電圧供給ラインのインダクタンスを小さくして、高周波信号のノイズと伝送損失を改善し、高速処理に好適なものとなる。【解決手段】セラミック多層配線基板の上面に、接地導体層と比誘電率が20以上の高誘電体層と電源電圧給電用導体層とを順次積層させて成るキャパシタを具備した半導体素子搭載部が設けられ、半導体素子搭載部の厚さt1がt1=3〜100μmかつセラミック多層配線基板の厚さt2がt2≦50×t1とされ、セラミック多層配線基板の下面に複数の電極パッドが形成され、セラミック多層配線基板の内部に電源電圧給電用導体層と電極パッドとを接続する貫通導体が形成され、セラミック多層配線基板の最上層を貫通する貫通導体がその下方のものよりも細線化されている。

請求項（抜粋）：

セラミック多層配線基板の上面に、接地導体層と比誘電率が20以上の高誘電体層と電源電圧給電用導体層とを順次積層させて成るキャパシタを具備した半導体素子搭載部が設けられ、該半導体素子搭載部の厚さt1がt1=3〜100μmかつ前記セラミック多層配線基板の厚さt2がt2≦50×t1とされており、前記セラミック多層配線基板の下面に複数の電極パッドが形成されるとともに、前記セラミック多層配線基板の内部に前記電源電圧給電用導体層と前記電極パッドとを直線状に連続して接続する貫通導体が形成され、かつ前記セラミック多層配線基板の最上層を貫通する前記貫通導体がその下方のものよりも細線化されていることを特徴とする半導体素子搭載用基板。

IPC (3件)：

H01L 23/12 , H01L 23/12 301 , H01L 23/13

FI (4件)：

H01L 23/12 301 L , H01L 23/12 E , H01L 23/12 N , H01L 23/12 C

前のページに戻る