特許

J-GLOBAL ID：200903003681537745

半導体基板の製造方法

発明者： 木村 泰広 ,  松川 和人 ,  成岡 英樹 ,  服部 信美 ,  山本 秀和
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-334328
公開番号（公開出願番号）：特開2003-142405
出願日： 2001年10月31日
公開日（公表日）： 2003年05月16日
要約：

【要約】【課題】 エッジ部に鋭角な部分を有さず歩留まりを向上可能な半導体基板を製造する。【解決手段】 例えばイオン注入法やサンドブラスト法によってウェーハ1のエッジ部1Aの単結晶性を崩すことにより、当該ウェーハエッジ部1Aの表層にダメージ層11を形成する。その後、ウェーハ1上にシリコンエピタキシャル層2を成長させる。ダメージ層11上ではエピタキシャル層2はエピタキシャル成長しない(ポリシリコン2Aになる)ので、エピタキシャル層2がウェーハ1のエッジ部で鋭角化するのを防止することができる。ダメージ層11に変えてエッジ部1A上にポリシリコン層やアモルファスシリコン層やシリコン酸化層を形成しても良い。

請求項（抜粋）：

半導体ウェーハ及び前記半導体ウェーハ上に配置されたエピタキシャル層を備える半導体基板の製造方法であって、(a)少なくとも1枚の半導体ウェーハを準備する工程と、(b)前記少なくとも1枚の半導体ウェーハのエッジ部にエピタキシャル成長を防止するためのエピタキシャル成長防止層を形成する工程と、(c)前記工程(b)の後に、前記少なくとも1枚の半導体ウェーハ上にエピタキシャル層を成長させる工程とを備える、半導体基板の製造方法。

Fターム (9件)：

5F045AB02 ,  5F045AB03 ,  5F045AB04 ,  5F045AF03 ,  5F045BB15 ,  5F045HA01 ,  5F045HA05 ,  5F045HA13 ,  5F045HA14