特許
J-GLOBAL ID：200903003688522336
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平3-248173
公開番号（公開出願番号）：特開平5-090518
出願日： 1991年09月27日
公開日（公表日）： 1993年04月09日
要約：
【要約】【構成】 同一の金属シリサイドがその形成条件により、基板シリコンに対し2種類の異なるショットキーバリアハイトを持つことを利用して、同一の工程でCMOSトランジスタのn-chトランジスタ,p-chトランジスタのソース/ドレイン領域上にいずれもショットキーバリアハイトの低い金属シリサイドを形成する。【効果】 n-chトランジスタ,p-chトランジスタ共にショットキーバリアハイトが低い為、ソース/ドレイン領域上の寄生抵抗を小さくでき高速動作可能なCMOSトランジスタを得ることができる。
請求項（抜粋）：
半導体基板上に形成されたソース/ドレイン/ゲート電極上の少なくとも、一部に金属シリサイドが形成された相補型MISトランジスタ集積回路において、前記金属シリサイドがn型拡散層上では、前記半導体基板と同一の結晶方位をもち、p型拡散層上では、前記半導体基板と所定の軸のみ 180°異なる結晶方位をもつことを特徴とする半導体装置。
IPC (3件)：
H01L 27/092
, H01L 21/205
, H01L 29/46
