特許
J-GLOBAL ID：200903003698024156
半導体素子搭載用パッケージ
発明者：
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平6-310680
公開番号（公開出願番号）：特開平8-167674
出願日： 1994年12月14日
公開日（公表日）： 1996年06月25日
要約：
【要約】【目的】 電源層及び接地層と外部接続用端子間ののインダクタンスを抑え、高速動作時における電源層及び接地層間の電位変動により発生するノイズを効果的に防止することができる面実装タイプのパッケージを提供する。【構成】 信号層6に絶縁層7を介して面状の接地層5Aおよび/または電源層5Bが積層されたパッケージであって、該パッケージの外部接続用端子10が形成され、該外部接続用端子10には、上記信号層6、接地層5A及び電源層5Bが接続されてなり、且つ上記接地層5Aまたは電源層5Bはパッケージの側面を経由する接続配線によって該外部接続用端子10へ接続してなるパッケージである。
請求項（抜粋）：
信号層に接地層と電源層とが絶縁層を介して積層されたパッケージであって、該パッケージの底面には外部接続用端子が形成され、該外部接続用端子には上記信号層、接地層及び電源層が接続されてなり、且つ上記外部接続用端子と接地層及び電源層との接続は、該接地層及び電源層からパッケージの側面を経由して成されたことを特徴とする半導体素子搭載用パッケージ。
FI (2件)：
H01L 23/12 E
, H01L 23/12 P
