特許

J-GLOBAL ID：200903003739805753

SRAMセル

発明者： 清水 隆好
出願人/特許権者： 株式会社リコー
公報種別：公開公報
出願番号（国際出願番号）：特願2005-065896
公開番号（公開出願番号）：特開2006-252639
出願日： 2005年03月09日
公開日（公表日）： 2006年09月21日
要約：

【課題】本発明は、ROM領域を混載するSRAMセルに関する。【解決手段】SRAMセル1は、2個のゲートFETQ11、Q12と、2個のPchFETQ13、Q15と、2個のNchFETQ14、Q16がたすき掛け構造となっており、PchFETQ13がデプレッション型素子で構成されていて、他の全てのFETQ11、Q12、Q14〜Q16がエンハンスメント型素子で構成されている。したがって、FETQ16の出力がLレベル固定となり、最終的に、SRAMセル1は、ゲートFETQ11の電位がLレベルの電位となって、たすき掛けされているもう一方のゲートFETQ12の電位がHレベルの電位が固定されることとなり、ROM化される。【選択図】 図1

請求項１：

2個のゲートFET、2個のPチャネルFET及び2個のNチャネルFETがたすき掛け構成されているSRAMセルにおいて、前記2個のPチャネルFETのうち一方のPチャネルFETを選択的にエンハンスメント型FETからデプレッション型FETに変更して、当該PチャネルFETの選択に応じたデータを格納することを特徴とするSRAMセル。

IPC (2件)：

G11C 17/12 ,  G11C 11/41

FI (2件)：

G11C17/00 304Z ,  G11C11/40 A

Fターム (10件)：

5B015HH01 ,  5B015JJ43 ,  5B015KA08 ,  5B015KA12 ,  5B015NN02 ,  5B015QQ03 ,  5B125BA12 ,  5B125CA08 ,  5B125DD10 ,  5B125FA10

引用特許：

出願人引用 (1件)

• 圧縮機
  公報種別：公開公報   出願番号：特願平9-291064   出願人：株式会社東芝