特許
J-GLOBAL ID：200903003763520344
半導体実装構造および半導体パッケージ
発明者：
出願人/特許権者：
代理人 (6件)：
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2003-111855
公開番号（公開出願番号）：特開2004-319775
出願日： 2003年04月16日
公開日（公表日）： 2004年11月11日
要約：
【課題】マルチチップパッケージをPOP構造にする場合に実装密度を高くすることができる半導体実装構造および半導体パッケージを提供する。【解決手段】半導体実装構造を、第1の半導体パッケージ1と第2の半導体パッケージ2とで構成する。第1の半導体パッケージ1は、第1の半導体パッケージ本体1Bの上面の一部から上方向に第1の突出部1Pを突出させて構成し、第2の半導体パッケージ2は、第2の半導体パッケージ本体2Bの下面の一部から下方向に第2の突出部2Pを突出させて構成する。そして、第2の半導体パッケージ本体2Bが、第1の半導体パッケージ本体1Bの上側に高さ方向に重なり、かつ、第1の突出部1Pと第2の突出部2Pとが高さ方向に重ならないようにこれらを配置する。【選択図】 図1
請求項（抜粋）：
第1の半導体パッケージ本体と前記第1の半導体パッケージ本体の上面の一部から上方向に突出した第1の突出部とを有する第1の半導体パッケージと、第2の半導体パッケージ本体と前記第2の半導体パッケージ本体の下面の一部から下方向に突出した第2の突出部とを有する第2の半導体パッケージとを備え、
前記第2の半導体パッケージ本体が、前記第1の半導体パッケージ本体の上側に少なくともその一部において高さ方向に重なり、前記第1の突出部と前記第2の突出部とが高さ方向に重ならないように、第1の半導体パッケージと第2の半導体パッケージとを配置した、半導体実装構造。
IPC (3件)：
H01L25/10
, H01L25/11
, H01L25/18
