特許

J-GLOBAL ID：200903003775401928

半導体記憶装置

発明者： 江口 公平
出願人/特許権者： 新日本製鐵株式会社
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-351870
公開番号（公開出願番号）：特開平7-202022
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：

【要約】【目的】 素子分離膜で囲まれた1つの素子領域に4つのメモリセルを形成し、ビットコンタクトを共有させて、メモリセルアレイの面積縮小化を達成する。【構成】 4つのメモリセル51〜54、55〜58からなるセルユニット毎に1つのビットコンタクト8を共有させ、隣接するセルユニットのメモリセル52と55、54と57でゲート電極2を共有させる。各ビット線31〜34はセルユニット1個おきにビットコンタクト8に接続され、各ワード線41〜46は1個おきの共通ゲート2に接続されている。

請求項（抜粋）：

ビットコンタクトを共有する4つのメモリセルからなるセルユニットをマトリクス状に配列したメモリセルアレイを有し、各メモリセルは、ビット線方向に隣接する他のセルユニットに属する1つのメモリセルとゲート電極を共有し、ビット線方向に配列したセルユニットが1つおきに共通のビット線に接続され、ワード線方向に配列した上記ゲート電極が1つおきに共通のワード線に接続されていることを特徴とする半導体記憶装置。

IPC (3件)：

H01L 21/8242 ,  H01L 27/108 ,  H01L 27/10 471

FI (2件)：

H01L 27/10 325 T ,  H01L 27/10 325 P