特許

J-GLOBAL ID：200903003792055189

表示装置用アレイ基板及びその製造方法

発明者： 堂城 政幸 ,  中井 民雄 ,  久保 明 ,  森 一成 ,  川野 英郎 ,  渋沢 誠 ,  飯塚 哲也
出願人/特許権者： 株式会社東芝
代理人 (1件)： 蔦田 璋子 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-260572
公開番号（公開出願番号）：特開平9-160076
出願日： 1996年10月01日
公開日（公表日）： 1997年06月20日
要約：

【要約】【課題】 製造歩留まりを低下させることなく走査線と画素電極とを重複させて補助容量を形成することができ、さらに高開口率化を達成することができる表示装置用アレイ基板を提供する。【解決手段】 走査線(111) と、この上の第1絶縁膜(115),(117) 、この上の半導体膜(120) 、半導体膜(120) に電気的に接続されるソース電極(126b)及びドレイン電極(126a)とを含む薄膜トランジスタ(112) と、ドレイン電極(126a)から導出されて走査線(111) と略直交する信号線(110) と、ソース電極(126b)と電気的に接続される画素電極(131) とを備え、画素電極(131) は少なくとも信号線(110) 上に配置される第2絶縁膜(127) を介してソース電極(126b)に電気的に接続され、かつ画素電極(131) は隣接する走査線(111) からの延在領域(113) と第1及び第2絶縁膜(115),(117),(127) を介して重複している。

請求項（抜粋）：

基板上に配置される走査線と、この上に配置される第1絶縁膜、この上に配置される半導体膜、前記半導体膜に電気的に接続されるソース電極及びドレイン電極とを含む薄膜トランジスタと、前記ドレイン電極から導出されて前記走査線と略直交する信号線と、前記ソース電極と電気的に接続される画素電極とを備えた表示装置用アレイ基板において、前記画素電極は少なくとも前記信号線上に配置される第2絶縁膜を介して前記ソース電極に電気的に接続され、かつ、前記画素電極は隣接する前記走査線と前記第1及び第2絶縁膜を介して重複していることを特徴とする表示装置用アレイ基板。

IPC (3件)：

G02F 1/136 500 ,  G02F 1/1343 ,  H01L 29/786

FI (3件)：

G02F 1/136 500 ,  G02F 1/1343 ,  H01L 29/78 612 C

引用特許：

審査官引用 (1件)

• アクティブマトリックス型液晶表示装置
  公報種別：公開公報   出願番号：特願平5-183881   出願人：日本電装株式会社