特許
J-GLOBAL ID：200903003820956359
プログラマブルコントローラ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-215267
公開番号（公開出願番号）：特開平5-053618
出願日： 1991年08月27日
公開日（公表日）： 1993年03月05日
要約：
【要約】【目的】 プログラマブルコントローラの周辺装置である補助記憶装置に対して、データ取り込み中にリセット操作を行ない、あるいは電源に瞬時の停電が発生してもデータの破壊を未然に防止する。【構成】 リセット信号発生回路7の出力側に遅延回路21を接続し、リセット信号発生回路7から出力したリセット信号101を遅延回路21にて所定時間遅れた遅延リセット信号110に変換し、この遅延リセット信号110を補助記憶装置5の制御回路4に入力することにより、その遅延時間だけ制御回路4のリセット動作を遅らせ、この遅延時間を使用して補助記憶装置5に対するデータの書き込み動作を継続するようにした。
請求項（抜粋）：
マイクロプロセッサと、プログラム格納メモリと、演算作業用メモリと、補助記憶装置に対する書き込み、読み取り動作を制御する制御回路とを少なくとも具備したプログラマブルコントローラであって、前記マイクロプロセッサ及び制御回路に対しリセット動作をかけるリセット信号発生手段と、このリセット信号を所定時間遅延して前記マイクロプロセッサ及び制御回路に入力する遅延回路とを設けたことを特徴とするプログラマブルコントローラ。
IPC (2件)：
G05B 19/05
, G06F 9/46 310
