特許
J-GLOBAL ID：200903003832724364
データプロセッサ及びこれを利用するデータ処理システム
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平6-335878
公開番号（公開出願番号）：特開平8-179993
出願日： 1994年12月22日
公開日（公表日）： 1996年07月12日
要約：
【要約】【目的】 フラッシュメモリのメモリセルの特性劣化または破壊を防止可能なデータ処理システムを提供する。【構成】 データプロセッサ2に状態信号生成回路22を備え、メモリステータスM-ST、アクセスステータスA-ST、CPUステータスC-STに基づくメモリ保護用状態信号STによりフラッシュメモリ23のメモリセルの特性劣化の情報取得を行う。メモリ保護用状態信号STを入力する第2のメモリ保護回路3を備え、メモリ保護用状態信号STに基づきフラッシュメモリ23の書換え用高電圧の供給停止、中央処理装置20への割込み処理、または中央処理装置20の動作停止の指示を行い、フラッシュメモリ23のメモリセルの特性劣化及び破壊の進行を防止する。
請求項（抜粋）：
中央処理装置と、上記中央処理装置によってアクセス可能な電気的に書換え可能である不揮発性記憶装置と、上記中央処理装置によってアクセス可能なアドレス空間に対するアクセス態様を制限する第1のメモリ保護手段と、上記不揮発性記憶装置の書換え状態を示すメモリステータス及び上記メモリ保護手段による制限に対するアクセス態様を示すアクセスステータスに基づき、上記不揮発性記憶装置の書換え異常または上記不揮発性記憶装置に対するアクセス態様の制限違反を示すメモリ保護用状態信号を生成する状態信号生成回路と、を備えて成ることを特徴とするデータプロセッサ。
IPC (3件)：
G06F 12/16 310
, G06F 12/14 310
, G11C 16/06
