特許
J-GLOBAL ID：200903003834431526
メモリコントローラ
発明者：
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平4-047690
公開番号（公開出願番号）：特開平5-217386
出願日： 1992年02月04日
公開日（公表日）： 1993年08月27日
要約：
【要約】【目的】 一括消去型EEPROMに対し、通常のIOアクセスによりデータのリード,ライトおよび消去を実現する。【構成】 アドレス制御回路6によりメモリに対するアクセスアドレスを指定し、データ制御回路8によりメモリに対するリード,ライトのコマンドの発行およびデータのリード,ライトを実施し、消去制御回路9によりメモリに対する消去コマンドの発行と使用メモリのチップ容量および構成するメモリ空間の容量をシステム側に通知する構成にした。
請求項（抜粋）：
メモリのアクセスアドレスを制御するアドレス制御回路と、このアドレス制御回路の出力を入力とし前記メモリのCE信号を制御するCE信号制御回路と、前記メモリに対するライトデータとリードデータを制御するデータ制御回路と、このデータ制御回路の出力を入力とし前記メモリの消去を制御する消去制御回路を備えることを特徴とするメモリコントローラ。
IPC (2件)：
G11C 16/06
, G06F 12/06 515
