特許

J-GLOBAL ID：200903003841763453

半導体装置の製造方法

発明者： 篠原 壮太
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2001-087554
公開番号（公開出願番号）：特開2002-289796
出願日： 2001年03月26日
公開日（公表日）： 2002年10月04日
要約：

【要約】【課題】容量膜の剥離を防止して製造歩留まり、信頼性を向上する半導体装置の製造方法の提供。【解決手段】ウェハ10上に、密着膜、バリア膜、及び密着膜の積層膜20を形成する工程と、前記積層膜上に、ウェハ径方向内側に、下部電極をなす金属膜15を形成する工程と、金属膜15上にレジスト16を塗布する工程と、金属膜15の外縁からウェハ径方向外側に露出している積層膜20を金属膜15をマスクとしてエッチングする工程と、金属膜15上のレジスト16を除去した後、容量膜17を形成する工程と、を含む。

請求項（抜粋）：

容量素子を有する半導体装置の製造方法において、ウェハ上に、第1の密着膜、バリア膜、及び第2の密着膜をこの順に堆積してなる積層膜を形成する工程と、前記積層膜上に、前記積層膜外縁よりもウェハ径方向内側の領域に、下部電極をなす金属膜を形成する工程と、前記金属膜の外縁よりもウェハ径方向外側に露呈している前記積層膜をエッチング除去する工程と、前記金属膜を覆うように容量膜を形成する工程と、を少なくとも含む、ことを特徴とする半導体装置の製造方法。

IPC (7件)：

H01L 27/105 ,  H01L 21/28 ,  H01L 21/28 301 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242

FI (6件)：

H01L 21/28 E ,  H01L 21/28 301 Z ,  H01L 27/10 444 B ,  H01L 27/04 C ,  H01L 27/10 621 Z ,  H01L 27/10 651

Fターム (29件)：

4M104BB14 ,  4M104DD37 ,  4M104DD65 ,  4M104DD71 ,  4M104GG16 ,  4M104HH08 ,  4M104HH09 ,  5F038AC05 ,  5F038AC15 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20 ,  5F083AD21 ,  5F083FR02 ,  5F083GA30 ,  5F083JA15 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083KA20 ,  5F083MA06 ,  5F083MA16 ,  5F083PR05 ,  5F083PR07 ,  5F083PR22