特許
J-GLOBAL ID：200903003867783673
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平7-314934
公開番号（公開出願番号）：特開平9-135022
出願日： 1995年11月09日
公開日（公表日）： 1997年05月20日
要約：
【要約】【目的】 活性領域上にゲートパッドやゲート配線を形成しうるようにして高集積化を実現する。微細なゲート電極の形成を可能ならしめる。【構成】 シリコン基板1上にLOCOS酸化膜2を設け、これをマスクに不純物を導入してソース・ドレイン領域3を形成する。層間絶縁膜4を堆積し、ゲート開口4aを開孔し、このゲート開口4aより不純物を導入してLDD領域6を形成する。ゲート開口の側面にサイドウォール5を形成した後、これをマスクにLDD領域6に不純物を導入してチャネル領域1aを形成する。サイドウォール5に挟まれた領域にゲート酸化膜7を形成し、ゲートパッド8aを有するゲート電極8を形成する。
請求項（抜粋）：
シリコン基板上に、ゲート開口を有する層間絶縁膜が形成され、該層間絶縁膜のゲート開口の側面にサイドウォールが形成され、該サイドウォールに挟まれた領域のシリコン基板上にゲート絶縁膜を介してゲート電極が形成され、前記サイドウォール下の前記シリコン基板の表面領域内には低不純物濃度のソース・ドレイン領域が形成され、その外側には高不純物濃度のソース・ドレイン領域が形成されていることを特徴とする半導体装置。
IPC (2件)：
前のページに戻る
