特許
J-GLOBAL ID：200903003876198260
ヒステリシススイッチングレギュレータ
発明者：
,
,
,
,
出願人/特許権者：
代理人 (11件)：
前田 弘
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 藤田 篤史
, 二宮 克也
, 原田 智雄
, 井関 勝守
, 関 啓
, 杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2006-327822
公開番号（公開出願番号）：特開2007-159395
出願日： 2006年12月05日
公開日（公表日）： 2007年06月21日
要約：
【課題】インダクタ電流を検知するための抵抗器を用いずに、振幅が負荷電流の大きさに左右されない制御信号を生成するスイッチングレギュレータを提供する。【解決手段】スイッチングレギュレータ40は、ハイサイドスイッチ11およびローサイドスイッチ12と、インダクタL15と、負荷17に結合されたコンデンサC13とを備える。ヒステリシススイッチングレギュレータ40は、抵抗器r1a、r1bおよびコンデンサCRによって形成され、インダクタL15の入力側に結合されたローパスフィルタ42と、ローパスフィルタ42の出力側に結合されたバッファ43と、抵抗器r2a、r2bおよびr3によって形成され、バッファ43の出力を入力信号とするダンピング/サンプリング回路44とを備え、ダンピング/サンプリング回路44の出力を入力するヒステリシスコンパレータ16の出力にてハイサイドスイッチ11を制御する。【選択図】図4
請求項（抜粋）：
スイッチングレギュレータ回路は、
直列結合されたハイサイドスイッチおよびローサイドスイッチと、
前記ハイサイドスイッチおよび前記ローサイドスイッチ間の共通端子に結合された第1端子と、前記スイッチングレギュレータ回路の出力端子に結合された第2端子とを有するインダクタと、
前記インダクタの前記第1端子に結合され、前記インダクタの前記第1端子に存在する電圧信号に基づいてランプ信号を生成するローパスフィルタと、
前記ローパスフィルタの出力端子に結合された入力端子を有するバッファ回路と、
前記バッファ回路を介して前記ローパスフィルタに結合され、前記ランプ信号を入力信号として受け取って、前記ハイサイドスイッチおよび前記ローサイドスイッチの動作を制御する出力信号を生成するヒステリシスコンパレータとを備えることを特徴とする。
IPC (1件)：
FI (1件)：
Fターム (7件)：
5H730AA15
, 5H730AS05
, 5H730BB13
, 5H730FD01
, 5H730FD23
, 5H730FF05
, 5H730FG01
