特許
J-GLOBAL ID：200903003876619320

メモリ保護回路

発明者：
春日 康弘

春日 康弘 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 机 昌彦 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-020189
公開番号（公開出願番号）：特開2003-223362
出願日： 2002年01月29日
公開日（公表日）： 2003年08月08日
要約：
【要約】【課題】不揮発性メモリに格納されているシステム情報を保護するため、該メモリに対する非正常なアクセスを排除するメモリ保護回路にある。【解決手段】メモリ保護回路10は、プロセッサ2からのアクセスが正常であるか、あるいは非正常であるかを判定するフラグ制御回路12と、不揮発性メモリ1に対するアクセスの許可あるいは不許可を指示する許可フラグ11と、許可フラグ11の状態によってアクセスを制御するメモリ制御回路9と、を備える。
請求項１：
システム情報を格納する不揮発性メモリと、不揮発性メモリにアクセスして、システム情報をリードライトするプロセッサと、前記プロセッサから不揮発性メモリへのアクセスを制御するプロセッサ制御回路と、を備え、前記プロセッサ制御回路が、不揮発性メモリへのアクセスに対してメモリを保護するメモリ保護回路と、プロセッサから送付されるアドレスあるいはコマンドを受け付けるアドレス/コマンドバッファと、プロセッサから送付されるライトデータを受け付けるライトデータバッファと、アドレス/コマンドバッファのデータをデコードするデコーダと、前記デコーダの出力によって、前記メモリ保護回路または不揮発性メモリの出力のいずれか一つを選択するデータセレクタと、前記データセレクタの出力を受け取るリードバッファと、前記デコーダからのアドレス及びコマンド並びに前記メモリ保護回路によって、不揮発性メモリに対するリードライトを実施するメモリ制御回路と、を備えてメモリ保護を実施するメモリ保護回路において、前記メモリ保護回路が、プロセッサからのアクセスが正常かあるいは非正常かを判定するフラグ制御回路と、前記メモリ制御回路に対して、前記不揮発性メモリに対するアクセスを許可あるいは不許可にする許可フラグと、を備え、てなることを特徴とするメモリ保護回路。
IPC (2件)：
G06F 12/14 310 ,  G06F 12/16 310
FI (2件)：
G06F 12/14 310 F ,  G06F 12/16 310 A
Fターム (8件)：
5B017AA02 ,  5B017BB03 ,  5B017CA12 ,  5B018GA04 ,  5B018HA26 ,  5B018NA06 ,  5B018QA15 ,  5B018RA12
引用特許：
出願人引用 (2件)
  • 誤書込防止方式
    公報種別：公開公報   出願番号：特願平6-157227   出願人：三菱電機株式会社
  • 特開昭62-211755
審査官引用 (2件)
  • 誤書込防止方式
    公報種別：公開公報   出願番号：特願平6-157227   出願人：三菱電機株式会社
  • 特開昭62-211755

前のページに戻る

TOP

BOTTOM