半導体装置の製造方法および半導体装置

発明者： , , , ,
出願人/特許権者： ,
代理人 (1件)：深見久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-198971
公開番号（公開出願番号）：特開2003-017465
出願日： 2001年06月29日
公開日（公表日）： 2003年01月17日
要約：

【要約】【課題】反射防止膜の除去の際にも、マスクパターンの除去の際にも、周辺の酸化膜等の寸法変動を生じず、リソグラフィのみでは実現できない微細構造を有する半導体装置の製造方法およびその半導体装置を提供する。【解決手段】半導体基板1にシリコン膜、シリコン化合物膜のいずれかのベース膜31を形成する工程と、ベース膜の上に金属膜、金属化合物膜のいずれかのハード膜4を形成する工程と、ハード膜上にレジストパターン11を形成する工程と、レジストパターンをマスクにハード膜をドライエッチングしてハードパターン4aを形成する工程と、ハードパターンをマスクにベース膜をドライエッチングする工程と、少なくともベース膜はエッチングしない薬液を用いて、ハードパターンをウエットエッチングによって除去する工程を備える。

請求項（抜粋）：

半導体基板の上にシリコン膜およびシリコン化合物膜のいずれかの膜を形成するベース膜形成工程と、前記ベース膜の上に接して、金属膜および金属化合物膜のいずれかの膜を形成するハード膜形成工程と、前記ハード膜の上に接して、フォトレジストのパターンを形成する工程と、前記フォトレジストのパターンをマスクに用いて前記ハード膜をドライエッチングしてハードパターンを形成する工程と、前記ハードパターンをマスクに用いて前記ベース膜をドライエッチングする工程と、少なくとも前記ベース膜を実質的にエッチングしない薬液を用いて、前記ハードパターンをウエットエッチングによって除去する工程とを備える、半導体装置の製造方法。

IPC (4件)：

H01L 21/306 , H01L 21/28 , H01L 21/768 , H01L 29/78

FI (5件)：

H01L 21/28 F , H01L 21/28 L , H01L 21/306 P , H01L 21/90 C , H01L 29/78 301 G

Fターム (60件)：

4M104AA01 , 4M104BB01 , 4M104BB20 , 4M104BB40 , 4M104CC01 , 4M104CC05 , 4M104DD04 , 4M104DD07 , 4M104DD08 , 4M104DD16 , 4M104DD43 , 4M104DD64 , 4M104DD65 , 4M104DD78 , 4M104DD84 , 4M104EE05 , 4M104EE17 , 4M104FF14 , 4M104GG16 , 4M104HH14 , 5F033HH04 , 5F033HH25 , 5F033KK01 , 5F033KK25 , 5F033LL04 , 5F033MM07 , 5F033PP06 , 5F033QQ04 , 5F033QQ08 , 5F033QQ09 , 5F033QQ11 , 5F033QQ27 , 5F033QQ37 , 5F033QQ70 , 5F033QQ73 , 5F033RR04 , 5F033RR06 , 5F033TT08 , 5F033XX03 , 5F043AA23 , 5F043CC16 , 5F043FF02 , 5F043GG04 , 5F140AA39 , 5F140BA01 , 5F140BF04 , 5F140BF11 , 5F140BF18 , 5F140BG08 , 5F140BG12 , 5F140BG14 , 5F140BG28 , 5F140BG38 , 5F140BG39 , 5F140BG45 , 5F140BG53 , 5F140BJ01 , 5F140BJ08 , 5F140BK34 , 5F140CF04

前のページに戻る