特許

J-GLOBAL ID：200903003878405506

データ再生装置および方法

発明者： 大久保 厚志
出願人/特許権者： ソニー株式会社
代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平11-094896
公開番号（公開出願番号）：特開2000-293435
出願日： 1999年04月01日
公開日（公表日）： 2000年10月20日
要約：

【要約】【課題】 メモリの共通のバンクに対して同時に読み出し及び書き込みを行う場合に、小規模な構成で、アクセスを効率的に行い同一アドレスに同時に行われる読み出し及び書き込みを避ける。【解決手段】 シャトル再生時には、シンクブロックが不規則な順番でSDRAMに書き込まれる。次のシンクブロックの読み出しとシンクブロックの書き込みとでアクセス衝突があれば、通常モードから回避モードへ移行し、読み出しアドレスをレジスタに記憶すると共にそのアドレスを読み飛ばし、その次のアドレスから読み出しを行う。アクセス衝突アドレスへの書き込みが終了したら、読み飛ばされたアドレスをレジスタから読み出すと共に、現在の読み出しアドレスを他のレジスタに記憶する。読み飛ばされたアドレスのシンクブロックを読み出した後、読み出しアドレスを他のレジスタに記憶されたアドレスにして、通常モードが復帰される。高々レジスタ2個の構成で、アクセス衝突が回避される。

請求項（抜粋）：

複数回アクセスすることにより読み出しおよび/または書き込みが完了する大きさのデータ単位を、複数のモジュールが同時にアクセスする可能性があるメモリシステム構成を備えるデータ再生装置において、複数のモジュールから同時にアクセスすることが可能で、複数回アクセスすることにより読み出しおよび/または書き込みが完了する大きさのデータ単位でデータを記憶するメモリと、上記メモリに次にアクセスする読み出しアドレスを生成するアドレス生成手段と、上記アドレス生成手段により生成された上記読み出しアドレスと他のモジュールから上記メモリにアクセスされている書き込みアドレスとの一致の検出、あるいは、上記アドレス生成手段により生成された上記読み出しアドレスと一致している、他のモジュールから上記メモリにアクセスされている書き込みアドレスの変化の検出を行うアドレス比較手段と、上記アドレス比較手段により、上記他のモジュールから上記メモリにアクセスされている書き込みアドレスと一致したと検出された上記読み出しアドレスを一時的に保存するアドレス保存手段と、上記アドレス比較手段によるアドレス比較結果に応じて、上記アドレス生成手段によって生成されるアドレスと、上記アドレス保存手段によって保存されているアドレスとを切り替えて出力するアドレス選択手段とを有し、上記書き込みアドレスと上記読み出しアドレスとの衝突状態を監視し、上記書き込みアドレスと上記読み出しアドレスとが衝突している間、上記読み出しアドレスの順序を入れ替えることを特徴とするデータ再生装置。

IPC (8件)：

G06F 12/06 550 ,  G11C 7/00 312 ,  H04N 5/7826 ,  H04N 5/783 ,  H04N 5/907 ,  H04N 5/92 ,  H04N 5/937 ,  G11B 20/18 544

FI (8件)：

G06F 12/06 550 A ,  G11C 7/00 312 B ,  H04N 5/783 Z ,  H04N 5/907 B ,  G11B 20/18 544 A ,  H04N 5/782 Z ,  H04N 5/92 H ,  H04N 5/93 C

Fターム (22件)：

5B060CB10 ,  5B060CD11 ,  5C018EA01 ,  5C018EA02 ,  5C018HA01 ,  5C018HA07 ,  5C018JC04 ,  5C052AA17 ,  5C052CC12 ,  5C052DD09 ,  5C052GA04 ,  5C052GB06 ,  5C052GC00 ,  5C052GD01 ,  5C052GF05 ,  5C053FA22 ,  5C053FA30 ,  5C053GB04 ,  5C053GB38 ,  5C053JA24 ,  5C053JA26 ,  5C053KA03