特許

J-GLOBAL ID：200903003878442150

磁気記憶装置およびその製造方法

発明者： 福住 嘉晃
出願人/特許権者： 株式会社東芝
代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-278071
公開番号（公開出願番号）：特開2004-119511
出願日： 2002年09月24日
公開日（公表日）： 2004年04月15日
要約：

【課題】選択メモリセルに隣接するメモリセルに情報が誤って書き込まれる可能性を低下することが可能な磁気記憶装置を提供する。【解決手段】磁気記憶装置は、半導体基板の上方に配設された、情報を記憶する磁気抵抗効果素子を含む。半導体基板と磁気抵抗効果素子との間に第1方向に沿って第1配線が配設される。第1配線は、磁気抵抗効果素子と面する面の平面における幅がこの面と反対側の面の幅より小さく形成される。第1配線は磁気抵抗効果素子に磁界を与える機能を有する。磁気抵抗効果素子の上方に、第1方向と異なる第2方向に沿って第2配線が配設される。第2配線は磁気抵抗効果素子に磁界を与える機能を有する。【選択図】 図5

請求項（抜粋）：

半導体基板と、 前記半導体基板の上方に配設された、情報を記憶する磁気抵抗効果素子と、 前記半導体基板と前記磁気抵抗効果素子との間に第1方向に沿って配設され、且つ前記磁気抵抗効果素子に面する面の平面における幅がこの面と反対側の面の幅より小さく形成された、前記磁気抵抗効果素子に磁界を与えるための第1配線と、 前記磁気抵抗効果素子の上方に前記第1方向と異なる第2方向に沿って配設された、前記磁気抵抗効果素子に磁界を与えるための第2配線と、 を具備することを特徴とする磁気記憶装置。

IPC (2件)：

H01L27/105 ,  H01L43/08

FI (2件)：

H01L27/10 447 ,  H01L43/08 Z

Fターム (9件)：

5F083FZ10 ,  5F083GA15 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40 ,  5F083KA01 ,  5F083MA06 ,  5F083MA16