特許

J-GLOBAL ID：200903003878550972

薄膜トランジスタ及びその製造方法

発明者： 殷 華 湘 ,  野 口 隆 ,  鮮 于 文 旭 ,  金 道 暎
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 磯野 道造
公報種別：公開公報
出願番号（国際出願番号）：特願2004-366276
公開番号（公開出願番号）：特開2005-183989
出願日： 2004年12月17日
公開日（公表日）： 2005年07月07日
要約：

【課題】薄膜トランジスタ及びその製造方法を提供する。【解決手段】基板、前記基板上に形成されたバッファ層、前記バッファ層上に、互いに間隔をへだてて形成されたソース及びドレイン、前記バッファ層上に形成された前記ソース及びドレインを連結するチャンネル層、及び前記ソース、ドレイン及び前記チャンネル層から間隔をへだててバッファ層上に形成されたゲートを含むことを特徴とする薄膜トランジスタ及びその製造方法である。【選択図】図4

請求項（抜粋）：

基板と、 前記基板上に形成されたバッファ層と、 前記バッファ層上に、互いに間隔をへだてて形成されたソース及びドレインと、 前記バッファ層上に形成され、前記ソースと前記ドレインを連結するチャンネル層と、 前記バッファ層における前記ソース、前記ドレイン及び前記チャンネル層のそれぞれから間隔をへだてて形成されたゲートを含むことを特徴とする薄膜トランジスタ。

IPC (4件)：

H01L29/786 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49

FI (5件)：

H01L29/78 617J ,  H01L29/78 618C ,  H01L29/78 617N ,  H01L29/50 M ,  H01L29/58 G

Fターム (43件)：

4M104AA01 ,  4M104AA02 ,  4M104AA03 ,  4M104AA09 ,  4M104BB01 ,  4M104BB02 ,  4M104BB13 ,  4M104BB16 ,  4M104BB18 ,  4M104BB40 ,  4M104CC01 ,  4M104CC05 ,  4M104FF01 ,  4M104FF13 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104GG16 ,  5F110AA16 ,  5F110CC10 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD05 ,  5F110DD13 ,  5F110EE04 ,  5F110EE06 ,  5F110EE22 ,  5F110EE28 ,  5F110EE29 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG13 ,  5F110GG22 ,  5F110HK04 ,  5F110HK06 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110NN03 ,  5F110NN23 ,  5F110NN24