特許

J-GLOBAL ID：200903003904461533

半導体装置およびその製造方法

発明者： 井口 学 ,  松原 義久 ,  竹脇 利至
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-128194
公開番号（公開出願番号）：特開2001-308097
出願日： 2000年04月27日
公開日（公表日）： 2001年11月02日
要約：

【要約】【課題】ダマシン法による銅配線の形成において、銅膜上の層間絶縁膜の剥離を防止して、歩留まりおよび素子の信頼性を向上させること。【解決手段】銅膜6を配線溝内に形成する際、CMPにより銅を研磨した後、ウェーハ周縁近傍の銅をウエットエッチングにより除去する。銅の除去領域は、周辺露光領域よりも広い領域とする。配線層を構成する絶縁膜は、ウェーハ周縁近傍ではシリコン酸化膜4、それ以外の領域ではHSQ(Hydrogen Silisesquioxane)膜15とする。

請求項（抜粋）：

ウェーハ全面に一以上の絶縁材料からなる絶縁層を形成する工程と、該絶縁層に複数の凹部を形成するとともに、ウェーハ周縁からの距離がx以下の領域に設けられた該絶縁層を除去する工程と、ウェーハ全面に導電膜を形成した後、ウェーハ周縁からの距離がy(y<x)以下の領域に設けられた該導電膜を除去する工程と、化学的機械的研磨を行い、前記凹部以外の領域の導電膜を除去する工程と、ウェーハ周縁からの距離がz(x<z)以下の領域に設けられた該導電膜を除去する工程と、ウェーハ全面に層間絶縁膜を形成する工程と、を有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3205 ,  H01L 21/304 622 ,  H01L 21/306

FI (4件)：

H01L 21/304 622 X ,  H01L 21/88 K ,  H01L 21/306 M ,  H01L 21/306 R

Fターム (50件)：

5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033PP06 ,  5F033PP15 ,  5F033PP26 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ19 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033RR08 ,  5F033RR09 ,  5F033RR11 ,  5F033RR24 ,  5F033RR25 ,  5F033SS22 ,  5F033TT02 ,  5F033TT04 ,  5F033WW01 ,  5F033XX12 ,  5F033XX21 ,  5F033XX25 ,  5F043AA26 ,  5F043AA31 ,  5F043AA35 ,  5F043AA37 ,  5F043BB18 ,  5F043BB22 ,  5F043BB23 ,  5F043BB25 ,  5F043DD10 ,  5F043DD13 ,  5F043DD16 ,  5F043DD21 ,  5F043EE07 ,  5F043EE08 ,  5F043GG03 ,  5F043GG10