半導体記憶装置およびその駆動方式

発明者：
出願人/特許権者：
代理人 (1件)：朝日奈宗太 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-347108
公開番号（公開出願番号）：特開平6-196714
出願日： 1992年12月25日
公開日（公表日）： 1994年07月15日
要約：

【要約】【目的】フローティングゲートを有する仮想グランドアレイ型半導体記録装置で、FN電流を用いて書込み、消去を行い、低消費電力で、トンネル絶縁膜の劣化防止を図った半導体記憶装置およびその駆動方式を提供する。【構成】フローティングゲート6を有するメモリトランジスタのチャネル領域上のソース領域2側またはドレイン領域3側のいずれか一方側の一部にフローティングゲートを設けないで、ゲート絶縁膜5aを介してコントロールゲートの一部8aが設けられ、チャネル領域上の他の部分にはトンネル絶縁膜5、フローティングゲート6、層間絶縁膜7を介してコントロールゲート8が設けられ、コントロールゲート8は、フローティングゲート側部周囲を経て前記ゲート絶縁膜5a上のコントロールゲートの一部8aと連結され階段状に形成される。

請求項（抜粋）：

(a)半導体基板に設けられた(イ)ドレイン領域、(ロ)ソース領域および(ハ)該ドレイン領域とソース領域で挟まれたチャネル領域と、(b)該チャネル領域上で前記半導体基板表面に順次設けられた(ニ)トンネル絶縁膜、(ホ)フローティングゲート、(ヘ)層間絶縁膜および(ト)コントロールゲートとからなるメモリセルがマトリックス状に配列され、各メモリセルの前記ドレイン領域と前記メモリセルと隣り合ったメモリセルの前記ソース領域とが相互に連結され、または共用されてなる半導体記憶装置であって、各メモリセルの前記フローティングゲートは前記チャネル領域上の全域には設けられないで、前記チャネル領域上のドレイン領域側またはソース領域側のいずれか一方側の一部にゲート絶縁膜を介してコントロールゲートの一部が設けられ、該コントロールゲートの残部は前記フローティングゲートの側面および上面に層間絶縁膜を介して設けられることにより、該コントロールゲートが階段状に形成されてなる半導体記憶装置。

IPC (4件)：

H01L 29/788 , H01L 29/792 , G11C 16/02 , G11C 16/04

FI (2件)：

H01L 29/78 371 , G11C 17/00 307 D

引用特許：

審査官引用 (6件)

特開平2-295169
特開昭63-271973
特開昭61-194876

全件表示

前のページに戻る