特許
J-GLOBAL ID:200903003913392269
半導体装置の作製方法
発明者:
,
,
,
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2000-140816
公開番号(公開出願番号):特開2001-326174
出願日: 2000年05月12日
公開日(公表日): 2001年11月22日
要約:
【要約】 (修正有)【課題】製造工程中TFTを構成する各被膜界面を汚染不純物に汚染されることなく清浄な状態に保ち、また、結晶質半導体膜に結晶破壊を起さずに不純物を添加する方法を提供する。【解決手段】搬送室107を中心にローダ室101、アンローダ室102、成膜等の複数の処理室103〜106を有する半導体作製装置を用いることにより各処理工程の間をクリーンルーム大気に曝すことなく処理することができ、TFTを構成する各被膜界面を清浄に保つことが可能となる。また、非晶質半導体膜に不純物を添加した後に結晶化を行うことで、結晶質半導体膜の結晶構造の破壊を防ぐ。
請求項1:
下地膜を形成する第1の工程と、前記下地膜上に非晶質半導体膜を形成する第2の工程と、前記半導体膜表面に結晶化を助長する触媒元素を添加する第3の工程と、前記第3の工程を行った非晶質半導体膜上に絶縁膜を形成する第4の工程とを有する半導体装置の作製方法であって、前記第1乃至前記第4の工程は大気雰囲気に曝されることなく連続的に処理することを特徴とする半導体装置の作製方法。
IPC (5件):
H01L 21/20
, G02F 1/1368
, H01L 21/304 647
, H01L 29/786
, H01L 21/336
FI (5件):
H01L 21/20
, H01L 21/304 647 Z
, G02F 1/136 500
, H01L 29/78 627 G
, H01L 29/78 627 B
Fターム (95件):
2H092JA24
, 2H092KA05
, 2H092KB24
, 2H092KB25
, 2H092MA08
, 2H092MA14
, 2H092MA18
, 2H092MA25
, 2H092MA30
, 2H092NA24
, 2H092PA01
, 2H092PA06
, 2H092PA10
, 2H092PA11
, 2H092PA12
, 2H092PA13
, 2H092RA05
, 5F052AA02
, 5F052CA02
, 5F052DA00
, 5F052DA02
, 5F052DA10
, 5F052DB03
, 5F052EA02
, 5F052EA11
, 5F052EA15
, 5F052FA06
, 5F052JA01
, 5F110AA30
, 5F110BB02
, 5F110CC02
, 5F110CC06
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD05
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110DD17
, 5F110EE01
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE09
, 5F110EE14
, 5F110EE22
, 5F110EE23
, 5F110EE28
, 5F110FF02
, 5F110FF04
, 5F110FF09
, 5F110FF22
, 5F110FF28
, 5F110FF30
, 5F110FF36
, 5F110GG01
, 5F110GG02
, 5F110GG13
, 5F110GG25
, 5F110GG32
, 5F110GG45
, 5F110HJ01
, 5F110HJ04
, 5F110HJ12
, 5F110HJ13
, 5F110HJ23
, 5F110HL03
, 5F110HL04
, 5F110HL06
, 5F110HL11
, 5F110HM15
, 5F110NN03
, 5F110NN04
, 5F110NN14
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN32
, 5F110NN34
, 5F110NN35
, 5F110NN72
, 5F110NN78
, 5F110PP01
, 5F110PP10
, 5F110PP29
, 5F110PP31
, 5F110PP34
, 5F110PP35
, 5F110PP38
, 5F110QQ09
, 5F110QQ11
, 5F110QQ12
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る