特許

J-GLOBAL ID：200903003913869286

液晶表示装置

発明者： 林 祐司 ,  飯田 正幸
出願人/特許権者： ソニー株式会社
代理人 (1件)： 鈴木 晴敏
公報種別：公開公報
出願番号（国際出願番号）：特願平7-065186
公開番号（公開出願番号）：特開平8-234165
出願日： 1995年02月28日
公開日（公表日）： 1996年09月13日
要約：

【要約】 (修正有)【目的】 ドット反転駆動に必要なデコーダ/ドライバの個数を低減化する。【構成】 液晶パネル3は互いに交差する走査ライン及び信号ラインの各交差部に配列した画素を備え、駆動回路を内蔵しており赤緑青別の三種映像信号を同時にサンプリングして6本の信号ラインに一斉分配し6本ずつまとめ駆動する。デコーダ/ドライバ1,2は少なくとも2個備えられ、各々画素の配列ピッチに応じ三種映像信号を相対的に遅延処理して液晶パネル3に供給する。第一デコーダ/ドライバ1は一方極性の三種映像信号R+ ,G+ ,B+ を生成し、まとめ駆動された6本の信号ラインの奇数番目に分配する。第二デコーダ/ドライバ2は反対極性の三種映像信号R- ,G- ,B- を生成し、同じくまとめ駆動された6本の信号ラインの偶数番目に分配する。タイミングジェネレータ4は液晶パネル3に含まれる駆動回路のまとめ駆動とデコーダ/ドライバ1,2の遅延処理を制御する。

請求項（抜粋）：

液晶パネルとデコーダ/ドライバとタイミングジェネレータとを備えた液晶表示装置であって、前記液晶パネルは互いに交差する走査ライン及び信号ラインの各交差部に配列した画素と、赤緑青別の三種映像信号を同時にサンプリングして6×n(nは1又は2以上の整数)本の信号ラインに一斉分配し6×n本ずつまとめて駆動する駆動回路とを内蔵しており、前記デコーダ/ドライバは少なくとも2個備えられ、各々予め画素の配列ピッチに応じ該三種映像信号を相対的に遅延処理して該液晶パネルに供給すると共に、片方のデコーダ/ドライバは一方極性の三種映像信号を生成し該駆動回路を介してまとめ駆動された6n本の信号ラインの奇数番目に分配し、他方のデコーダ/ドライバは反対極性の三種映像信号を生成し該駆動回路を介してまとめ駆動された6n本の信号ラインの偶数番目に分配し、前記タイミングジェネレータは該液晶パネルに含まれる駆動回路のまとめ駆動を制御すると共に該デコーダ/ドライバの遅延処理を制御する事を特徴とする液晶表示装置。