特許

J-GLOBAL ID：200903003917491016

半導体演算装置

発明者： 柴田 直 ,  大見 忠弘 ,  中田 明良 ,  森本 達郎 ,  新田 雄久
出願人/特許権者： 柴田 直 ,  大見 忠弘 ,  株式会社ウルトラクリーンテクノロジー開発研究所
代理人 (1件)： 福森 久夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-124287
公開番号（公開出願番号）：特開平11-306268
出願日： 1998年04月17日
公開日（公表日）： 1999年11月05日
要約：

【要約】【課題】 バイナリ・多値・アナログ融合型演算処理回路で構成されたベクトル量子化プロセッサで用いられる最大値あるいは最小値検索演算を高速かつ高精度で実現する半導体演算装置を提供することを目的とする。さらに必要な順位の距離をもつベクトルを検索する機能を付加すること。【解決手段】第1電極と、1つの第2電極が定められた比率で容量結合されたフローティングゲートを持つ第1増幅器の複数の組よりなる増幅回路群を有し、増幅回路群の出力信号を入力し0あるいは1の論理値を出力する論理演算回路を有し、論理演算回路の出力信号を入力としその出力が増幅回路群の全ての第2電極に分配された第2増幅回路を有する多重ループ回路において、第2増幅回路が出力電流駆動能力を調節する調節回路と調節を所定の規則で制御する制御回路を有し、制御回路における調節が論理演算回路の出力の変化に合わせて実行される。。

請求項（抜粋）：

少なくとも1つの第1電極と、ただ1つの第2電極が定められた比率で容量結合されたフローティングゲートを持つ第1増幅器の複数の組よりなる増幅回路群を有し、前記増幅回路群の出力信号を入力し0あるいは1の論理値を出力する論理演算回路を有し、前記論理演算回路の出力信号を入力としその出力が前記増幅回路群の全ての第2電極に分配された第2増幅回路を有する多重ループ回路において、前記第2増幅回路が出力電流駆動能力を調節する調節回路と前記調節を所定の規則で制御する制御回路を有し、前記制御回路における前記調節が前記論理演算回路の出力の変化に合わせて実行されることを特徴とする半導体演算回路。

IPC (2件)：

G06G 7/12 102 ,  H01L 21/00

FI (2件)：

G06G 7/12 102 A ,  H01L 21/00