特許

J-GLOBAL ID：200903003935262288

第2レベルのキャシュメモリとしてDRAMアレイを用いる方法及び構成

発明者： リュング、ウィング ,  スー、フー-チア
出願人/特許権者： モノリシック・システム・テクノロジー・インコーポレイテッド
代理人 (1件)： 大島 陽一
公報種別：公表公報
出願番号（国際出願番号）：特願平8-516929
公開番号（公開出願番号）：特表平11-511872
出願日： 1995年11月20日
公開日（公表日）： 1999年10月12日
要約：

【要約】コンピュータシステム(200)内で第2レベルのキャシュメモリとしてDRAMメモリアレイ(213)を用いる方法及び構成が開示されている。このコンピュータシステムは、中央処理ユニット(CPU)(201)と、第1レベルのSRAMキャシュメモリ(202)と、CPUバス(204)と、CPUバスに接続されたDRAMアレイ(317)を含む第2レベルのキャシュメモリ(213)とを含む。ある実施例では、DRAMアレイは、CPUバスのクロック信号よりも高い周波数で動作する。他の実施例では、拡張されたデータバスがDRAMアレイに提供されている。これら2つの実施例は、DRAMアレイのデータ速度を増加させ、DRAMアレイをプレチャージするための別個の時間を提供する。その結果、DRAMのプレチャージは、CPUバスに対して透明(トランスペアレント)となる。

請求項（抜粋）：

コンピュータシステムであって、 中央処理ユニット(CPU)と、 前記CPUと一体形成された少なくとも1つのスタティックランダムアクセスメモリ(SRAM)キャッシュメモリと、 前記CPUに接続されたバスと、 前記バスに接続された次のレベルのキャッシュメモリとを有し、 前記次のレベルのキャッシュメモリが、少なくとも1つのダイナミックランダムアクセスメモリ(DRAM)アレイを有することを特徴とするコンピュータシステム。

IPC (3件)：

G06F 12/08 ,  G11C 11/401 ,  G11C 11/41

FI (4件)：

G06F 12/08 F ,  G06F 12/08 E ,  G11C 11/34 Z ,  G11C 11/34 371 Z