特許

J-GLOBAL ID：200903003954217358

UPC回路の故障診断方式

発明者： 雨宮 成雄 ,  小倉 孝夫 ,  中条 孝文 ,  竹尾 浩 ,  草柳 道夫 ,  山中 直明 ,  佐藤 陽一 ,  高瀬 晶彦 ,  品田 重男 ,  高野 光広 ,  斎藤 清 ,  穂原 和彦 ,  岡部 哲宏
出願人/特許権者： 富士通株式会社 ,  日本電信電話株式会社 ,  株式会社日立製作所
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-003022
公開番号（公開出願番号）：特開平5-191433
出願日： 1992年01月10日
公開日（公表日）： 1993年07月30日
要約：

【要約】【目的】 本発明はUPC回路の故障診断方式に関し、UPC回路の故障を的確に診断できるUPC回路の故障診断方式の提供を目的とする。【構成】 セルのトラヒックに関する規定情報に基づいてセルの流量を制御するUPC回路の故障診断方式において、m種のセルをポリシング制御可能な現用系のUPC回路Wと、n種のセルをポリシング制御可能な予備系のUPC回路Pとを備え、1種以上のセルに対し、2系以上でポリシングの判定を行い、その判定結果を比較することによりUPC回路の故障診断を行う。また1種以上のセルに対し、2系以上でトラヒックの測定を行い、そのトラヒック測定値を比較することによりUPC回路の故障診断を行う。また到着セルの所定情報を時系列に記憶するq個のブリッジメモリを備え、該ブリッジメモリの内容を2系以上で比較することによりブリッジメモリの故障診断を行う。

請求項（抜粋）：

セルのトラヒックに関する規定情報に基づいてセルの流量を制御するUPC回路の故障診断方式において、m種のセルをポリシング制御可能な現用系のUPC回路(W)と、n種のセルをポリシング判定可能な予備系のUPC回路(P)とを備え、1種以上のセルに対し、2系以上でポリシングの判定を行い、その判定結果を比較することによりUPC回路の故障診断を行うことを特徴とするUPC回路の故障診断方式。

IPC (3件)：

H04L 12/48 ,  H04L 12/24 ,  H04L 12/26

FI (2件)：

H04L 11/20 Z ,  H04L 11/08

引用特許：

審査官引用 (1件)

• 特開昭63-149859