特許

J-GLOBAL ID：200903003954389132

出力回路

発明者： 町田 順一 ,  須山 健
出願人/特許権者： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-300891
公開番号（公開出願番号）：特開平6-152374
出願日： 1992年11月11日
公開日（公表日）： 1994年05月31日
要約：

【要約】【目的】出力回路の電源ノイズ低減、貫通電流防止。【構成】第1の電源と第1の出力端との間に第1チャネル型トランジスタを接続すると共に、第2の電源と第1の出力端との間に第2チャネル型トランジスタを接続した第1の相補型論理回路と、第1の電源と第2の出力端との間に第1チャネル型トランジスタを接続すると共に、第2の電源と第2の出力端との間に第2チャネル型トランジスタを接続し、第2の出力端の出力信号により、それぞれ対応する第1の相補型論理回路のトランジスタのゲートをスイッチ制御して、第1の相補型論理回路内のトランジスタのうちで対応するものをオン状態とするトランジスタに、定電流源素子を直列接続した複数の第2の相補型論理回路とを具備したことを特徴とする。

請求項（抜粋）：

出力が出力端子に接続され、複数のトランジスタを備えた第1の論理回路と、前記トランジスタを個別に駆動する複数の第2の論理回路とからなる出力回路において、前記複数の第2の論理回路はそれぞれ定電流源を具備することを特徴とする出力回路。

IPC (4件)：

H03K 19/0175 ,  H03K 17/16 ,  H03K 17/687 ,  H03K 19/003

FI (2件)：

H03K 19/00 101 F ,  H03K 17/687 F