特許

J-GLOBAL ID：200903003965474476

フェールセーフ照合装置

発明者： 石井 隆志
出願人/特許権者： 日本信号株式会社
代理人 (1件)： 下田 容一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-317701
公開番号（公開出願番号）：特開2000-148524
出願日： 1998年11月09日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】 データ照合部の動作速度に関係なく高速MPUを動作させる簡易なフェールセーフデータ照合装置を提供することにある。【解決手段】 高速MPU1,2は、データを記憶するデータキャッシュメモリ1a,2aと、高速MPU1,2の命令を記憶する命令キャッシュメモリ1b,2bとを有し、データ照合部は、データキャッシュメモリ1a,2aからデータバスに転送されデータを処理するとき、命令キャッシュメモリ1b,2bから呼びされた命令によりデータの処理をする制御信号を生成するタイミング生成部10と、タイミング生成部10で生成された制御信号によりデータバス5,8に転送される順にデータを書き込むと共に、書き込まれたデータの順に読み出すFIFOバッファ11,12と、タイミング生成部10で生成した制御信号によりFIFOバッファ11,12から読み出されたデータが一致するか否かの比較判定をする比較回路13とを有する。

請求項（抜粋）：

少なくとも2系統の各バスにそれぞれ接続された高速プロセッサと、前記高速プロセッサからの命令により制御信号を作成し、前記高速プロセッサから前記各バスを経て転送されるデータの書込み読出し命令をし、読出されたそれぞれのデータが一致するか否かの照合をするデータ照合部とを含むフェールセーフ照合装置において、前記プロセッサは、データまたは命令を記憶する第1または第2内部メモリを含み、前記データ照合部は、前記第1内部メモリから前記各バスに転送されるデータを処理するとき、前記第2内部メモリから呼び出された命令により前記データの処理をする制御信号を生成する信号生成部と、前記信号生成部で生成された制御信号により前記各バスに転送される順にデータを書き込むと共に、書き込まれたデータの順に読み出すそれぞれのバッファメモリと、前記バッファメモリから読み出されたそれぞれのデータが一致するか否かの比較判定をするデータ比較判定部とを含むことを特徴とするフェールセーフ照合装置。

IPC (4件)：

G06F 11/18 310 ,  G06F 12/08 ,  G06F 12/16 310 ,  G06F 15/177 678

FI (4件)：

G06F 11/18 310 C ,  G06F 12/08 J ,  G06F 12/16 310 D ,  G06F 15/177 678 A

Fターム (21件)：

5B005JJ01 ,  5B005KK13 ,  5B005LL11 ,  5B005MM03 ,  5B005MM23 ,  5B005VV13 ,  5B005WW02 ,  5B018GA01 ,  5B018HA03 ,  5B018HA04 ,  5B018HA05 ,  5B018JA04 ,  5B018MA03 ,  5B018RA11 ,  5B034AA02 ,  5B034CC02 ,  5B034DD02 ,  5B045BB35 ,  5B045JJ03 ,  5B045JJ16 ,  5B045JJ24