特許
J-GLOBAL ID：200903003985036076
パルス幅変調によりインバータを制御する装置及び方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
山本 恵一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-091575
公開番号（公開出願番号）：特開平6-217554
出願日： 1992年03月18日
公開日（公表日）： 1994年08月05日
要約：
【要約】【目的】 それぞれ1シーケンス内で所定の期間(T)と、前記制御信号に固有な所定のデューティ・サイクルとを備えた並列なシーケンスの制御信号を発生する装置及び方法を提供する。【構成】 マイクロコントローラ(20)が中央処理装置(21)と、ライン及び列のブロック(Bij)に配列された不揮発性メモリ(23)とを備える。各ラインが並列なシーケンスと少なくとも同数のビットを含むワードに対応している。直接メモリ・アクセス(DMA)コントローラ(24)及び関連のカウンタ(25)が固定周波数で各ワードのブロックを逐次的にアドレス指定し、並列な制御信号を発生するように並列に当該ワードのビットを供給する。
請求項（抜粋）：
複数の制御信号の並列シーケンスを供給すると共に、各制御信号はシーケンス内で所定の長さと、前記制御信号に固有な所定のデューティ・サイクルとを有する装置であって、中央処理装置と、各ラインが前記複数の制御信号に制御信号と少なくとも同数のビットを含むワードに対応するブロックのライン及び列に配列された不揮発性メモリと、固定周波数により1ブロックの各ワードを逐次的にアドレス指定し、かつ並列にアドレス指定されたワードのビットを供給するカウンタに関連した直接メモリ・アクセス(DMA)とを備えたマイクロコントローラを有する装置において、1ブロックの各列に、第1の状態のビット数と第2の状態のビット数との間の比が所定の制御信号用の前記デューティ・サイクルに対応し、前記マイクロコントローラは、他のブロックの反復的な読み出しを処理する前に、前記制御信号の前記所定の期間が経過するまで、ブロックのワードのアドレス指定を反復するようにプログラムされていることを特徴とするパルス幅変調によりインバータを制御する装置。
引用特許：
前のページに戻る
