特許

J-GLOBAL ID：200903003995609090

半導体装置の製造方法

発明者： 栗山 敦
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平6-049949
公開番号（公開出願番号）：特開平7-235591
出願日： 1994年02月24日
公開日（公表日）： 1995年09月05日
要約：

【要約】【目的】 簡単な方法でかつ少ない工数で、SOI基板上に誘電体分離されたシリコン島領域を形成しうるようにする。【構成】 基板11上に酸化シリコン膜12を介してシリコン膜13が設けられたSOI基板を用意し[(a)図]、選択的にフォトレジスト膜14を設ける[(b)図]。フォトレジスト膜14をマスクにシリコン膜13をパターニングし、フォトレジスト膜を除去する[(c)図]。フッ酸にて処理して、液相成長に対する選択性を高めてから液相法により酸化シリコン膜12上に選択的に酸化シリコン膜15を成長させる。

請求項（抜粋）：

酸化シリコン膜上にシリコン層のパターンを選択的に形成する工程と、酸化シリコンをシリカ過飽和溶液中から析出させて堆積させる液相成長法により前記シリコン酸化膜上に選択的に酸化シリコンを成長させて前記シリコン層を酸化シリコン膜内に埋め込む工程と、を備える半導体装置の製造方法。

IPC (4件)：

H01L 21/76 ,  H01L 21/316 ,  H01L 27/12 ,  H01L 29/40

引用特許：

審査官引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-080163   出願人：日本電気株式会社