特許
J-GLOBAL ID：200903003997996776
キャッシュ・メモリを有するデータ処理システム
発明者：
出願人/特許権者：
代理人 (1件)：
合田 潔 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-312984
公開番号（公開出願番号）：特開平6-231044
出願日： 1993年12月14日
公開日（公表日）： 1994年08月19日
要約：
【要約】 (修正有)【目的】 コンピュータ・システムの挙動に応答してキャッシュの連想性(Associativity)の度合いを一時的及び動的に増加する。【構成】 主キャッシュ・メモリ中の特定の位置における頻繁な参照及びキャッシュ・ミスに応答して、1つ又は複数のマイクロキャッシュがその位置に一時的に割り当てられる。マイクロキャッシュが一時的に割り当てられると、該マイクロキャッシュが他の位置に割り当てられるまでその特定の位置のセット連想性が増加する。マイクロキャッシュは再割当て可能なので、必要な合計キャッシュ・サイズ及びキャッシュの管理に必要な制御回路の複雑さが低減される。所定の値を超えるとマイクロキャッシュが再割り当てされるというキャッシュ・ミスしきい値が使用され、また、マイクロキャッシュは、ウィンドウ・サイズという所定の回数のキャッシュ・アクセスの間だけ特定の位置に割り当てられたままになる。
請求項（抜粋）：
データ処理システムを操作するためのデータおよび命令を記憶する主記憶装置と、前記データおよび命令のうちの選択されたものを一時的に記憶するキャッシュ・メモリと、前記キャッシュ・メモリの少なくとも1つの記憶位置のウェイ数を一時的に増加する手段と、を備える、データ処理システム。
IPC (2件)：
G06F 12/08 310
, G06F 12/08
