特許
J-GLOBAL ID：200903004005134197
アナログ・デジタルCMOS集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-317017
公開番号（公開出願番号）：特開平6-160466
出願日： 1992年11月26日
公開日（公表日）： 1994年06月07日
要約：
【要約】【目的】コンパレータ等のアナログ回路とデジタル回路を有するCMOS集積回路において、内部ロジック部の微小リーク電流の検出、及び故障箇所の特定などの故障解析を容易にする。【構成】テストモード信号Stによりアナログ回路であるコンパレータ1を停止させ、回路電流をカットするデータセレクタ3aを設けて、さらにそのコンパレータ1と論理的に等価なバッファ2を設けて、コンパレータ1の停止時にはこのバッファ2と選択して機能を代行させる。
請求項（抜粋）：
アナログ回路とデジタル回路を混載したCMOS回路を有し、テストモード信号により制御され、前記アナログ回路の動作を停止させる論理ゲートを有するアナログ・デジタルCMOS集積回路において、前記アナログ回路と論理的に等価な論理ゲートと、内部回路への信号として前記アナログ回路の出力信号と前記論理ゲートの出力とのいずれか一方を前記テストモード信号によって選択するセレクタ回路を有することを特徴とするアナログ・デジタルCMOS集積回路。
IPC (4件)：
G01R 31/26
, H01L 21/66
, H01L 27/04
, H03K 19/00
