特許

J-GLOBAL ID：200903004014556010

フレーム同期検出回路

発明者： 鍋師 晴佳
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-138335
公開番号（公開出願番号）：特開平6-350589
出願日： 1993年06月10日
公開日（公表日）： 1994年12月22日
要約：

【要約】【目的】 高速のビットレートのデータ伝送においても同期検出を行うことができるようにする。【構成】 データ分配部31ではデータ列から1フレーム同期コード長に相当する部分を切り出して第1のフレーム同期コードとするとともに第1のフレーム同期コードから順次1ビットずれた位置でデータ列から1フレーム同期コード長に相当する部分を切り出して第2乃至第N(Nは2以上の整数)のフレーム同期コードとして送出する。フレーム同期コード比較部11乃至1Nではそれぞれ第1乃至第Nのフレーム同期コードと設定同期コードとを1ビット単位で比較し、ビットエラー数算出部21乃至2Nでそれぞれビットエラー数を得て第1乃至第Nのビットエラー数とする。同期判定部33では予め設定された許容ビットエラー数と第1乃至第Nのビットエラー数とを比較して同期確立の有無を判断する。

請求項（抜粋）：

フレーム同期コードを備えるデータ列を受け予め設定された設定同期コードに応じて前記データ列のフレーム同期を検出するためのフレーム同期検出回路であって、前記データ列を受け該データ列から1フレーム同期コード長に相当する部分を切り出して第1のフレーム同期コードとするとともに該第1のフレーム同期コードから順次1ビットずれた位置で前記データ列から1フレーム同期コード長に相当する部分を切り出して第2乃至第N(Nは2以上の整数)のフレーム同期コードとして送出する第1の手段と、前記第1乃至第Nのフレーム同期コードと前記設定同期コードとを1ビット単位で比較してそれぞれビットエラー数を得て第1乃至第Nのビットエラー数として送出する第2の手段と、予め設定された許容ビットエラー数と前記第1乃至第Nのビットエラー数とを比較して同期確立の有無を判断する第3の手段とを有することを特徴とするフレーム同期検出回路。

IPC (2件)：

H04L 7/08 ,  H04J 3/06

引用特許：

審査官引用 (4件)

• 特開平2-202734
  
• 特開昭63-033031
  
• 特開昭62-007241
  
• 特開平2-062138